JPS63132337A - マイクロプロセッサのスタツク領域を用いる制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 本発明は、マイクロプロセッサを用いるプログラムの実
行゛に際して、プログラム中のコール命令およびリター
ン命令などの実行において好適に用いられるスタック領
域を用いる制御方式に１３！Ｉｒる。 従来技術 電子計算機などにおいて、プログラムを実行する場合、
実行されるプログラムは電子計算機に備えられる読出し
／♂゛込み自在な記憶手段に取込まれる。電子ｆｆ１−
　Ｗ　＋ｆｆに備えられるマイクロプロセッサは、この
記憶手段に記憶されたプログラムを、アドレス順に読取
って逐次実行していく。 −力、一般にプログラムを実行する際に、同一内容の処
理が数多（表われる場合、この同一処理を行なうプログ
ラム部分を、いわゆるサブルーチンとして独立させ、主
プログラムにおいてこのようなサブルーチンを必要とす
る箇所では、ｒことえぼコール（ＣΔＬＬ）９令を用い
て処理ステップを前記サブルーチンに移し、サブルーチ
ンの末尾に記述されるリターン（ＲＥ　Ｔ　）命令によ
って、主プログラムの前記コール命令の直後のステップ
に処理を移すようにしている。 ここで、アドレス指定できる記憶寥量がたとえば６４キ
ロバイトより大きな電子＝Ｉ算（茂では、用いられるマ
イクロプロセッサ１こ閃して前述したようなサブルーチ
ンに閃するコール命令として、７７−　：Ｉ　−ル（Ｆ
　ＣＡ　Ｌ　Ｌ　）　命令ト二７　フｔｋ　（ＣＡ　Ｌ
Ｌ）命令とが用いられている。前者はこのような記憶手
段のどのアドレスへでも処理を■多すことができ、後者
は一定の範囲内のみに処理を移すことができる。一方、
前記サブルーチンの末尾に記述されるリターン命令も、
前記２種類のコール命令に対応して、ファーリターン（
ＦＲＥＴ）命令とニアリターン（ＲＥ　Ｔ　）命令の２
種類が用いられる。 第６図はこのような従来技術のマイクロプロセッサにお
いてｍｉ記コール命令およびリターン命令を実行する際
に用いられる構成を示す図である。本従来技術では、ア
ドレス指定可能な全記憶領域を複数のブロックに区分す
る。また現在読取り中の命令がどのブロックに含まれる
命令であるかを表わすブロックデータが記憶され、プロ
グラムカウントのために用いられるセグメントレジスタ
１と、セグメントレジスタ】によって指定されたブロッ
ク中において、現在読取り中の命令がどの位置であるか
を示すプログラムカウンタ２と、前記セグメントレジス
タ１および／またはプログラムカウンタ２の記憶内容が
記憶されるスタンク頌ｊ成（アドレス指定可能なメモリ
中に設定される記憶領域）３と、このスタック領域３に
おいて前記データが記憶されるアドレスを指定するスタ
ックポインタ４とが含まれる。 ここで前記ニアコール命令を実行した場合には、スタッ
ク領域３のスタックポインタ・１で指示されるアドレス
には、プログラムカウンタ２の記憶内容のみ力’　：Ｅ
２　寸こされる。またファーコール命令を実行した場合
には、スタック領域３にはセグメントレジスタ１およシ
ブログラムカウンタ２の記憶内容が、ともに記ｔ！され
る。すなわち前記ニアコール命令は、セグメントレジス
タ１の記憶内容を変化させる必要のない、同一ブロック
内のステップをコールするコール命なである。 第７［２１は実行されるプログラムの処理手順を示す図
であり、ｆ５８図はスタック領域３の記憶態様を示ｆ図
である。第６図〜第８図を参照して、ニアコール命令の
実行処理についで工明する。第７図に示す主プログラム
５中において、サブルーチンｌ〜がコール命令「ｃＡＬ
ＬＪでニアフールされると、スタックポインタ４の記憶
内容はたとえば２（バイト）だけ減算され、これによっ
て指示されるスタック領域３のアにレス位置に、主プロ
グラム５の命令のアドレスをカウントするプログラムカ
ウンタ２の記憶内容が記憶される。 このようにしてサブルーチン「ｌ〜」６が実行され、末
尾のニアリターン命令がマイクロブロセ・ンサ　（図示
せず）などによって読取られると、スタックポインタ４
によって指示されるスタック領域３のアドレスの記憶内
容が読出され、主プログラム５の前記コール命令に引き
続く処理が続行される。 この後スタックポインタ４の内容は２だけ加算される。 第９図は従来技術におい゛ζ７フーコール命令を実行す
る処理手順を示ｒ図であり、第１０図はスタック領域３
の記憶内′ざを示す図である。第６図、第９図および１
１０図を参照して、ファーコール命令の実行処理につい
で誂明する。第９図に示される主プログラム５のファー
コール命令「ＦｃＡＬＬＪによって、最終的に読出され
て実行されるのはｆ５９図に示すサブルーチン「Ａ」６
であるが、このサブルーチン６の末尾を、主プログラム
５からのファーコール命令に対応するファーリターン命
令「ＦＲＥＴＪにしておくと、このサブルーチンＧを同
一プロンク内からはコールできないため、サブルーチン
６の末尾はニアリターン命令「ＲＥＴ」としておく。 このため、サブルーチン６が属する同一プロソり内に、
第９図に示すコール命令と７フーリターン令令とからの
みなるサブルーチン「１３　Ｊ６　ａを設定する。ｒな
わち末尾がニアリターン命令ｒＲＥＴ」であるサブルー
チン６は、同一セグメント内からコールされることがで
き、また異なるセグメントからも後述されるようにコー
ルされることができる。 主プログ２ム５でファーコール命令が読取られると、第
６図示のスタックポインタ４は２だけ加算され、第１０
図に示針当初のスタック位置Ａ３から、第２のスタック
位置Ａ４にスタック領域３の指示アドレスを変更する。 このスタック位ｒ！！Ａ４に、セグメントレジスタ１の
記憶内容が記憶される。スタックポインタ４は引続いて
２だけ加算され、前記スタ・ンク位置Δ４がらスタック
位ｒ！ＩＡ５にスタックｍ域３の指示アドレスを変更す
る。 このスタック位ｆｉＡ５に、プログラムカウンタ２の記
憶内容が書込まれる。続いてプログラムカウンタ２に、
サブルーチンｒＢＪ６ａのアドレスが言送まれる。以下
、同様にしてサブルーチン「Ａ」６がコールされる。 サブルーチン６が実１テされ、末尾のリターン命令ｒＲ
ＥＴＪが読取られると、スタックポインタ・ｔの指示す
るスタック置載３におけるスタック位置Ａ５の記憶内容
が読取られて、プログラムカウンタ２へ転送される。ス
タックポインタ４−の記憶内容は２だけ減算され、スタ
ックｍ域３のスタック位置Ａ４を指示する。このスタ７
り位置Ａ４の記憶内容が読出され、セグメントレジスタ
１１こ転送される。スタックポインタ４の記憶内容はさ
らに２だけ減算される。このようにして第９図示の主プ
ログラム５におけるファーコール命令のアドレスが指示
され、引続く処理ステップが実行される。 発明が解決しようとする問題点 上述したような従来技術では、サブルーチンの末尾がニ
アリターン命令で終了しているとき、このサブルーチン
を含む前記一定のブロック内がらはニアコール命令でコ
ールすることができる（すれども、その他の領域からコ
ールしようとすると、ファーリターン命令を含むｉ敗ス
テップの命令を用いる必要があり、処理手順が繁雑にな
ってしまうという問題点があった。また前記サブルーチ
ンが７フーリターン命令で終了しているとき、前記ニア
コール命令が可能な同一ブロック内からコールする場合
であっても、７フーコール命介を用い、なければならず
、前述したようなスタック領ｗＪ、３への記憶データ量
の相違により、スタック領域３のメモリ容量をこのよう
なファーコール命令およびファーリターン命令のために
むやみに増大しなければならないという間ｍ点があった
。 本発明の目的は、上述の間Ｚ点を解決し、使用するメモ
リｔｆｆｉを節減することができるとともに。 プログラムの作成手順も簡易化されるスタックｍ域を用
いた制御方式を提供する。ことである。 間ｆｆｌ、−γを解決するための手段 本発明は、プログラムの実行に際してプログラムカウン
トに用いられる！２′ｓ１のレジスタおよび／または第
２のレジスタの記憶内容が順次的に記憶されるスタック
領域を用いる制御方式であって、第１の種類のコール（
ＣＡ　Ｌ　Ｌ　）命令と、第２の種類のコール（ＣＡ　
Ｌ　Ｌ　）命令とを↑ｑ別する判別用データが記憶され
る第３のしνスタと、第３のレジスタにおける判別用デ
ータが記憶されるアドレスであって、上記第１お上Ｖ第
２の種類のコール命令を読取る毎に予め定められた数置
が加算され、リターン（ＲＥ　Ｔ　）命令を読取る毎に
予め定められた数値が減算されるそのようなアドレスが
記憶されるｆｉＳ４のレジスタとヲｆ　ｈ、リターン命
令の読取り毎に、第４のレジスタのデータによって指定
される第３のにノスタの７ドレスにおける判別用データ
を読取り、この１判別用データに従って、スタックｍ域
がら第１および／′または第２のレジスタが記憶してい
た記憶内容をそれぞれ読出すようにしたことを特徴とす
るスタックｍ域を用いる制御方式である。 作　　用 本発明に従えば、第１の種類または！ｍ２の種類のコー
ル命令を実行するに当たって、第１のレジスタまたは／
および第２のレジスタの記憶内容がスタック領域に記憶
される。このときｆ１４のレジスタは第３のレジスタの
アドレスを記憶しており、このアドレスは上記第１およ
び第２の種類のコール命令を読取る毎に、予め定められ
た数値が加算される。すなわち第３のレジスタの前記加
算によって得られたアドレスに、上記判別用データが記
憶される。 リターン命令が読取られると、第４のレジスタが記憶し
ている第３のレジスタのアドレスは、前記予め定められ
た数値だけ減算される。第３のレジスタにおいて、上記
ｈａ　ｉによって得られたアドレスの？ＩＪ別データを
読取れば、ｒ１？７回のコール命令が第１または第２の
種類のコール命令のいずれであったかを判別できる。こ
の判別結果に従ってスタック領域から第１または／およ
び第２のレジスタが記憶していた記憶内容がそれぞれ読
出され、前記コール命令の７ドレスを知ることができる
。 実施例 ｔｔＳ１図は本発明の一実施例に従うマイクロプロ・　
セッサ１１に関連する構成を示すブロック図である。Ｐ
ｔＳｉ図を参照して、本実施例について説明する。本実
施例に従うマイクロプロセッサ１１には、Ｂ　＋Ｃ＋Ｄ
　＋Ｅ　ｔｌ（、Ｌ　ｌ／ノスタ、スタックポインタ１
２、ブログラムカ９ンタ１３、セグメントレジスタ］４
およびファーコール／ニアコールの？ｆｆＶすのために
用いられるｔＩＩ別用レノしタ１５などを含むレジスタ
ファイル１６が補えられる。レジスタフアイル１６は内
部バス１７に接続され、この内部バス１７にはマイクロ
プロセンサ１１に入力される命令語を解読する命令レジ
スタ１８が接続され、この命令レジスタ１８には制御回
路１９が接続される。 内部バス１７にはアキュムレータ２０および状態レジス
タ２１も接続され、アキュムレータ２０には算術論理回
路（ＡＬＵ）２２が接続される。一方、このようなマイ
クロプロセッサ１１にはデータバス２３およびアドレス
バス２４などを介してＲＡＭ（ランダムアクセスメモリ
）やＲＯＭ　　（リードオンリメモリ）などによって実
現され、アドレス指定可能なメモリ空間を有する記憶手
段２５が接続される。こ、の記憶手段２５中には、後述
するようなスタック頭載２６が設定される。また内部バ
ス１７には、後述するような７フーコール／ニアコール
を判別するために用いられるレジスタポインタ２７が接
続される。 第２図は本実施例に従う処理手順を示す図である。第２
図を参照して、本実施例は主プログラム２８やサブルー
チン２９，３０．３１などの７フーコール命令ｒＦＣＡ
ＬＬＪや、ニアコール命令「ＣＡＬＬ」など（こよって
コールされるサブル−チンの末尾のリターン命令を、１
肖述の従来技術と異なり単一のリターン命令「ＲＥＴＪ
とし、第１図に示ｒごとくマイクロプロセッサ１１に、
判別用レジスタ１５およびレジスタポインタ２７などの
２１−ドウエアを追加して、単一のリターン命令によっ
て７Ｔ−コール命令およびニアコール命令にす・を応し
ようとするものである。 第３図は判別用レジスタ１５およびレジスタポインタ２
７の記憶態様を説明する図であり、第４図は記憶手段２
５中のスタック領域２６の記憶態様を示す図であり、第
５図は本実施例に従う処理手順を説明するフローチャー
トである。第１図〜第５図を参照して、本実施例の処理
手順について説明する０本実施例では第２図に示すよう
に、主プログラム２８からサブルーチン「ｃＪ２９をコ
ールし、サブルーチン１−Ｃｌ２Ｏ中からサブルーチン
１’ＤＪ３０をコールし、この中からさらにサブルーチ
ン［ＥＪ３１をコールする場合を想定して説明する。 Ｐｔ５５図のステ・ンブｎ　１　　でマイクロプロセン
サ１１は、主プログラム２８に記述された命令を逐次読
込む。ステップ１１２　　では読込まれた命令が７フー
コール命令か否かを１゛４断する。ここで主プログラム
２８においで、一般に７１−コール命令「ＦＣＡＬＬＪ
以外の命令が処］′！！！されるとき、この↑）斯は否
定となり、処理はステップ１１３　　に移る。ステップ
ｎ　３　　では読込まれた命令がニアフール命令ｒｃＡ
ＬＬＪであるかどうかの判断をイテない、主プログラム
２８でニアコール命令以外の命令が処理されている場合
を想定すると、この判断は否定となり、処理はステップ
１１４　　に移る。ステップロ４では、読込まれた命令
がリターン命令であるかどうかの？ＪＩ断を行ない、リ
ターン命令でない命令を実行している場合を想定すると
、処理はステップ１１５　　に移り、上述のようなコー
ル命令およびリターン命令以外の命令の処理を行なう。 この処理が終了すれば、プログラムカウンタ１３は＋１
インクリメントされ、ステップ１１１　　に戻って次の
アドレスの命令を読込む。この一連の処理が繰返される
。 主プログラム２８にはファーコール命令［ＦＣＡＬＬＣ
Ｊが記述されており、これによって処理はステップ１１
７に移る。ステップｎ７では、レジスタポインタ２７の
記憶内容によって設定される１゛ス別用レジスタ１５の
アドレスに、１゛１別用データ「１」をＳ込む。ここで
レジスタポインタ２７は初期状態では「０」が設定され
ており、したがって前記↑り市川データ「１」は第３図
に示すように、判別用レジスタ１５のｆ：ｔＳＯ番地に
記憶される。 ステップｎ８　　ではレジスタポインタ２７の値が＋１
インクリメントされ、ステップｎ９　　では当初第４図
に示すスタック領域２６のスタック位置Ｂ１を指示しで
いたスタックポインタ１２の記憶内容が＋２（バイト）
だ（ナインクリメントされ、ｆｊＩＪ４図に示すスタッ
ク位置Ｂ２を指示する。このスタック位ｒ１１１３２に
セグメントレジスタ１４の記憶内容が書込まれる。 ステップ＋１１０　　ではスタックポインタ１２の値が
、同様に＋２インクリメントされ、スタック領域２６の
スタック位ｆｉＩ３３を指示する。ステップ１１１１　
　ではプログラムカウンタ１３の内容が＋１インクリメ
ントされ、その結果がスタックＲＪ４２Ｇのスタック位
置Ｂ３に書込まれる。この後、ステップ＋１１２　　で
スタックポインタ１２の値が＋２インクリメントされ、
スタック領域２Ｇにおけるスタック位ｒｆ１Ｂ４を指示
する。ステップ１１１３　　ではプログラムカウンタ１
３に、前記コールさｊ′したサブルーチン「ｃＪ２９の
先頭アドレスをセットする。この後、処理ｉよステップ
１１１　　に戻る。 コールされたサブルーチン「ｃＪ２９において、コール
命令およびリターン命令ではないその他の命令を読込ん
でいる間は、前述のステップ口１〜ｎ６からなる処理を
順次繰返す。ここで第２図に示すように、サブルーチン
「ｃＪ２９でニアコール命令「ｃＡＬＬ　　ＤＪをステ
ップｎ１　で読込んだとさ、ステップ１１３の判断は否
定、ステップ１１１３の判断はｉテ定となり、処理はス
テップｎ１４　　に移る。ステップｎ１４　　では読込
んだ命令がニアコール命令であるため、前記ステップ１
１８　　において得られたレジスタポインタ２７の記憶
内容「１」で指示される判別用レジスタ１５のアドレス
「１」に、判別用データｒＯＪを書込む。 ステップ１１１５では、前記ステップ

【１８と同様に、
レジスタポインタ２７が＋１インクリメントされ、ステ
ップ１１１６　　では前述したようにスタ・ンクポイン
タ１２によって指示されているスタック領域２Ｇのスタ
ック位１Ｂ４１こ、プログラムカウンタ１３の値が＋１
インクリメントされた値が記憶される。 ステップｎ１７　　では、スタックポインタ１２の値が
＋２インクリメントされ、スタ・ツク″８Ｉ′ｌ域２６
においでスタック位ｒ！１１”３５を指示する。ステッ
プｎ１８　　ではプログラムカウンタ１３に、ニアコー
ル命令「ｃＡＬＬ　　ＤＪによってコールされるサブル
ーチン「ＤＪ３０の先頭アドレスをセットする。 この後、処理はステップ１１１　　に戻る。 以下、サブル−チンｌ”ＤＪ３０にお（する７アーコー
ル命令１”ＦＣＡＬＬ　　Ｅｌを読込む主での命令処理
と、これによってコールされるサブルーチン　「Ｅ」３
１の末尾のリターン命令［ＲＥＴＪ以前までの命令の実
行は、前述した処理が繰返し行なわれる。すなわちサブ
ルーチンｌ’−ＤＪ３０における７アーコール命令の実
行に当たっては、スタック領域２６におけるスタック位
置Ｂ５にセグメントレジスタ１４の値が、またスタック
位置Ｂ６にはプログラムカウンタ１３の値がそれぞれ記
憶されている。またサブルーチンｒＥＪ３１がコールさ
れ終った段階で、主プログラム２８の実行に関して３回
のコール命令が実行されたことになり、したがってレジ
スタポインタ２７の値は「３」に設定され、判別用レジ
スタ１５の第２番地には「１」が記憶される。 ここで、サブルーチン「ＥＪ３１が実行されてゆき、末
尾のリターン命令１”ＲＥＴＪが第５図のステップｎ　
１で読込まれると、ステップｎ２．ｎ３の判断は否定と
なり、ステップ口４　の判断は１７定となる。 したがって処理はステップ１１１９　　に移り、レジス
タポインタ２７の値が一１デクリメントされ、このとき
のレソスタポインタ２７の記憶内容「２」によって、判
別用レジスタ１５のＰｔ５２番地が指示される。ステッ
カ】２０　ではレジスタポインタ２７の記憶内容によっ
て指示された、ｆｌＩ別用市用しタ１５のアドレスの記
憶内容が「０」であるかどうかの判断を行なう。 第３図に示すように本実施例の場合には、第２番地の記
憶内容は「１」であり、ｆ１断は否定となって処理はス
テップ１１２１に移る。ステップｎ２１では、スタック
領域２６のスタック位ｒ１１ＢＧを指示しているスタッ
クポインタ１２の記憶内容が−２だけデクリメントサれ
る。ステップ１１２２　　では、ステップｎ２１　　で
得られたスタックポインタ１２の記憶内容によって指示
されるスタック領域２Ｇのスタック位ｒ！ＩＢ５の記憶
内容が読取られ、プログラムカウンタ１３に転送される
。 ステップｎ２３　　ではスタックポインタ１２の記憶内
容が一２デクリメントされ、ステップｒ１２４でスタッ
クポインタ１２はスタック領域２Ｇのスタック位ｒｌｉ
Ｂ　Ｓを指示し、そのスタック位置Ｂ５の記憶内容がセ
グメントレジスタ１４に取込まれる。すなわちセグメン
トレジスタ１４およびフ゛ログラムカウンタ１３の記憶
内容によって、＠２図に示すサブルーチンｒＤｊ３０の
ファーコール命令ｒＦＣＡＬＬ　　ＥＪのアドレスが確
定され、この後、処理はステップｎ　１に戻る。 サブルーチン「ＤＪ３０のファーコール命令「ＦＣＡＬ
Ｌ　　Ｅｌ以降、リターン命令ｒＲＥＴＪまでは前述し
たステップ０１〜ステツプｎ６の処理が繰返し行なわれ
る。サブルーチン「ＤＪ３０においてリターンの令「Ｒ
ＥＴＪを読取ると、第５図の７０−チャートにおいて処
理はステヅプｎ１がらステップ＋１１９を経てステップ
１１２０に到達する。ステップｎ２０　　にす３いてレ
ジスタポインタ２７の記憶内容は「１」であり、判別用
レジスタの第１番地の記憶内容「０」が読取られ、処理
はステップ■１２５　　に移る。ステップ＋＋２５　　
ではスタックポインタ１２の記憶内容が一２デクリメン
トされ、ステップ１１２Ｇではこれによってスタック領
域２Ｇにおいてスタ、り位置Ｂ４が指示される。このス
タック位置８４の記憶内容がプログラムカウンタ１３に
転送され、しｊこがって第２図に示すサブルーチン「Ｃ
」２９のニアコール命令「ｃＡＬＬ　　ＤＪのアドレス
が確定され、処理はステップ１１１　　に戻る。 これ以降、サブルーチン「ＥＪ３１のリターン命令「Ｒ
ＥＴＪの読取り時の処理およびサブルーチン「ＤＪ３０
のリターン命令１’ＲＥＴＪの読取り時における処理と
同様の処理が繰返され、最終的に主プログラム２８の７
フーコール命令１’ＦｃＡＬＬＣ」のアドレスが確定さ
れ、この命令以降の処理が続行される。 以上のようにして本実施例によれば、記憶手段２５に記
憶された命令列のどのようなアドレスがら開始されるサ
ブルーチンであっても、そのリターン命令をニアリター
ン命令の単一種類とすることができ、従来技術で指摘し
たようなスタック領域３（ｆｊＳ８図およびｆ５１０図
参照）のむやみな占有を抑制することができる。また従
来技術で述べたようなコール命令およびリターン命令に
閃する補助的なプログラムを別途記憶させる必要はなく
、本発明が適用されるたとえばマイクロプロセッサなど
の利便性が格段に向上される。 効　　果 以上のように本発明に従えば、第１の、ＦｌｌＭまたは
第２の種類のいずれのコール命令で呼出される命令であ
っても、その末尾のリターン命令を４１一種類と［るこ
とができる。したがってプログラムの実行において、コ
ール命令の実行によって占有されるスタック命令のメモ
リ９　ｆｆＬを格段に低減できる。さらにリターン命令
の実行に際して、コール命令のｆｆｆｌ類に伴なう補助
的プログラムを設ける必要がなく、利便性が向上される
。

【図面の簡単な説明】

！ｊＳ１図は本発明の一実施例のマイクロプロセッサ１
１にｌ！ｌ連する構成を示ｒブロック図、第２図は本実
施例の処理手順を示す図、第３図はレジスタポインタ２
７および１１別用レジスタ１５の記憶！ｒＡ様を示す図
、第４図はスタック領域２Ｇの記憶態様を示す図、第５
図は本実施例の処理手順を示ｉフローチャート、第６図
は従来技術のマイクロプロセッサなどのスタック領域３
に関連する構成を示すブロック図、ｆｊＳＴ図は従来技
術の具体的な一処理手順を示°ｒ図、ｆＪｓ８ノはこの
手順におけるスタック領域３の記憶内容を示１図、第９
図は本従来技術の池の具体例の処理手順を示す図、第１
０図はこの処理−１′−順におけるスタック面域３の記
憶態様を示す図である。 １１・・・マイクロプロセッサ、１２・・・スタックポ
インタ、１３・・・プログラムカウンク、１４・・・セ
グメントレジスタ、】５・・・判別用レジスタ、２５・
・・記憶手段、２６・・・スタック領域、２７・・・レ
ジスタポインタ、２８・・・主プログラム、２９〜３１
・・・サブルーチン、３１〜ＢＧ・・・スタック位こ第
２図 第３図 第６因 第７図 第８図

Claims (1)

1. 【特許請求の範囲】 プログラムの実行に際してプログラムカウントに用いら
   れる第１のレジスタおよび／または第２のレジスタの記
   憶内容が順次的に記憶されるスタック領域を用いる制御
   方式であって、 第１の種類のコール（ＣＡＬＬ）命令と、第２の種類の
   コール（ＣＡＬＬ）命令とを判別する判別用データが記
   憶される第３のレジスタと、 第３のレジスタにおける判別用データが記憶されるアド
   レスであって、上記第１および第２の種類のコール命令
   を読取る毎に予め定められた数値が加算され、リターン
   （ＲＥＴ）命令を読取る毎に予め定められた数値が減算
   されるそのようなアドレスが記憶される第４のレジスタ
   とを含み、リターン命令の読取り毎に、第４のレジスタ
   のデータによって指定される第３のレジスタのアドレス
   における判別用データを読取り、この判別用データに従
   って、スタック領域から第１および／または第２のレジ
   スタが記憶していた記憶内容をそれぞれ読出すようにし
   たことを特徴とするスタック領域を用いる制御方式。