JPS6146531A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は、マイクロプロセッサに関するもので、例え
ば、マイクロプロセッサおける割り込み技術に関するも
のである。

〔背景技術〕

マイクロプロセッサにおける割り込みは、１つの割り込
み要因に対してベクタが固定されている。

すわなち、１つの割り込みが受け付けられると、スタッ
クポインタによってマイクロプロセッサ内の各種レジス
タに保持されているデータをプッシェダウンして回避さ
せる。この処理が終わると、上記固定のベクタ（アドレ
ス）の内容がプログラムカウンタに転送される。プログ
ラムカウンタにロードされたアドレスからプログラムの
実行を行うものである。このような割り込み方式にあっ
ては、１つの割り込み要因に対して１つの割り込み処理
プログラムが存在するときには直ちにその割り込み処理
を実行できる。しかしながら、多くの情報処理プログラ
ムでは、１つの割り込み要因に対して異なる複数の割り
込み処理を行うことが必要である。この場合、上記割り
込み要因によって実行される処理プログラムは、今受け
付けた割り込み要因により複数の割り込み処理プログラ
ムの中から実行すべき目的の割り込み処理プログラムを
捜し出すための処理を行う。そして、この処理により目
的の割り込み処理プログラム先が決定される。このため
、上記複数の情頼処理プログラムの中から１つを指定す
るために、例えば、割り込み回数をカウントしておいて
、その計数値から１つの割り込み処理プログラム先を決
定する等のソフトウＩアの負担が大きくなるととも、割
り込み処理速度が遅くなってしまう（割込み技術につい
ては、例えば１９８１年６月３０日付朝倉書店発行ｒ集
積回路応用ハンドブック１第４３８頁〜第４３９頁参照
）。

〔発明の目的〕

この発明の目的は、割り込み処理機能の向上を図ったマ
イクロプロセッサをを提供することにある。

この発明の前記ならびにその他の目的と新蝉な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りであるすなわち、ラン
チ回路によりベクタ発生回路を構成して、ソフトウェア
により任意の割り込み先を直接指定するようにするもの
である。

（実施例〕 第１図には、この発明に係るマイクロプロセッサにおけ
る割り込み方式を説明するための概念図が示されている
。同図において、破線で囲まれた部分は、マイクロプロ
セッサＣＰＵと、メモリエリアＭＡである。このメモリ
エリアＭＡにば、ＲＡＭ　（ランダム・アクセス・メモ
リ）やＲＯＭ　（リード・オンリー・メモリ）等に割り
当てられた一アドレス空間が含まれるものである。

マイクロプロセッサＣＰＵは、情報処理のための算術論
理演算回路、アキエミレータ等の各種レジスタやタイミ
ング制御回路を有するものであるが、この実施例“では
割り込み動作に直接関係のあるプログラムカウンタＰＣ
１スタックポインタＳＰ１状態レジスタＣＣ１命令レジ
スタＩＲ及びデコーダＯＣＲが例示的に示されている。

また、割り込み先を指定するベクタ発生回路は、内部デ
ータバスＤ−ＢＵＳとのデータの授受を行う、言い換え
るならば、書き込み／読み出しを行うことのできるラッ
チ回路ＦＦにより構成される。

このようなランチ回路ＦＦによりベクタ発生回路を構成
するものであるので、そのプログラムの実行に先立って
、上記ラッチ回路ＦＦには初期値が書き込まれるもので
ある。

この実施例の割り込み動作は、次のようにして行われる
。

マイクロプロセッサＣＰＵがあるプログラムの処理中に
、割り込み信号ＩＲＱが入力されると、状態レジスタＣ
Ｃの特定のビットに論理“１”が書き込まれる。この時
、その割り込みを無効にするようなビット情報が書き込
まれていないならば、その情報処理が中断させられ、ス
タックポインタＳＰにより構成されるスタック、すなわ
ち、スタックポインタＳＰが指示するアドレス、例えば
Ｆｏｏｏから現在処理中の各種レジスタに保持されてい
るデータがプログラムカウンタＰｃ（下位り、上位Ｕ以
下同様）、Ｕレジスタ（Ｌ、Ｕ）〜状態レジスタＣＣの
順序でブツシュダウンされる。

これにより、中断されるプログラムの状態が回避される
。

この後、状態レジスタｃｃには、割り込み処理中を示す
特定のビットに論理“１”が書き込まれる。

−そして、プログラムカウンタＰｃには、上記ベクタ発
生回路としてのラッチ回路ＦＦに保持されている特定の
ア下レスｘｘｘｘが転送される。このアドレスｘｘｘｘ
は、上記割り込み要因によって処理すべき割り込みプロ
グラムの先頭アドレスである。これにより、直ちに割り
込み先であるＸＸＸＸのプログラムが順次命令レジスタ
ＩＲに読み出されて、デコーダＤＣＲがこれを解読して
、その情報処理を行うものとなる。

上記割り込み処理が終わると、そのプログラムの中で、
必要ならば上記ラッチ回路ＦＦの内容の書き換えが行わ
れる。すなわち、次の同じ割り込み要因によって、次に
処理すべき割り込み処理が異なる場合にはそれが格納さ
れたプログラムの先頭アドレスが書き込まれる。このよ
うな割り込み先の変更昧、任意の情報処理の中で任意の
時に行うことができるものである。例えば、プロセス制
御等にあっては、一定の手順で情報処理が行われるから
、同一要因で複数の割り込み処理を行う場合、ある情報
処理の中で割り込みが発生する原因は予め判るので、そ
れに応じたベクタの設定がソフトウェアにより行われる
ものである。

なお、上記割り込み処理プログラムの最後のリターン命
令等の実行により、スタック領域に回避させらたデータ
がブツシュアンプされて各レジスタに再び戻されるので
、上記中断された元のプログラムが再開されるものとな
る。

〔効　果〕

（１）割り込み要因に対するベクタをソフトウェアによ
って可変にすることによって、その割り込み要因に割り
当てられた複数の割り込み先の中から目的の割り込み先
を探し出すとい処理を経ることなく、直接目的の割り込
み処理を行うことができるから割り込の受け付けから実
際の割り込み処理に移行する時間の高速化を図ることが
できるという効果が得られる。

（２）ソトウェアによってベクタが決定れるから、ソフ
トウェアの汎用性を高くすることができる。すなわち、
固定ベクタとした場合には、割り込み要因に対して一旦
モニタプログラムに移行してから目的の割り込み処理の
実行が行われるものであるので、モニタプログラムの異
なる機種毎にそれぞれのソフトウェア開発しなければな
らないからである。

（３）上記（１１により、ソフトウェアにより割り込み
処理の順序を決定することができるので、割り込み回数
を調べるなどの付属回路や管理プログラムが不要になる
という効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、割り込み信
号は、緊急（ＮＭ　Ｉ　）割り込み、高速（ＦＩＲＱ）
割り込み信号であってもよい。この場合、上記ベクタ発
生回路は、それぞれの割り込み要因に対して設けること
が便利である。また、可変とされるベクタ発生回路は、
レジスタ、フリップフロップ等のラッチ回路の他内蔵の
ＲＡＭを用いるものであってもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である１チツプのマイクロ
プロセッサに適用した場合について説明したが、それに
限定されるものではなく、例えば、ＲＡＭ、ＲＯＭを内
蔵した１チツプ、Ｑマイクロコンピュータ等マイクロプ
ロセッサを含むものに広く利用できるものである。

【図面の簡単な説明】

第Ｆ図は、この発明に係るマイクロプロセッサの割り込
み方式を説明するための概念図である。

Claims (1)

1. 【特許請求の範囲】 １、割り込み信号の受け付けにより選択され、その格納
   されたアドレスがソフトウェアによって可変とされたベ
   クタ発生国路を具備することを特徴とするマイクロプロ
   セッサ。 ２、上記ベクタ発生回路は、内部データバスからの信号
   が供給されるラッチ回路により構成されるものであるこ
   とを特徴とする特許請求の範囲第１項記載のマイクロプ
   ロセッサ。