JPS63115371A - 絶縁基板上のシリコン島状領域の上に２酸化シリコン層を形成する方法 - Google Patents

絶縁基板上のシリコン島状領域の上に２酸化シリコン層を形成する方法

Info

Publication number
JPS63115371A
JPS63115371A JP61258052A JP25805286A JPS63115371A JP S63115371 A JPS63115371 A JP S63115371A JP 61258052 A JP61258052 A JP 61258052A JP 25805286 A JP25805286 A JP 25805286A JP S63115371 A JPS63115371 A JP S63115371A
Authority
JP
Japan
Prior art keywords
silicon
layer
silicon dioxide
island
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61258052A
Other languages
English (en)
Inventor
アルフレツド　チヤールズ　アイプリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS63115371A publication Critical patent/JPS63115371A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/081—Insulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は絶縁基板上に金属酸化物半導体（以（ｉＭＯ
８と呼ぶ）電界効果トランジスタ（以後ＰＥＴと呼ぶ゛
）を形成する方法に関する。特にこの発明はサファイア
基板上の単結晶シリコントランジスタまたは無定形基板
上の多結晶シリコントランジスタのゲート誘電体を形成
する方法に関する。
〔発明の背景〕
ＭＯＳＦＥＴは絶縁ゲート電界効果トランジスタ（以後
ＩＧＦＥＴと呼ぶ）の一種で、絶縁ゲートが金属または
比較的高ドープ濃度の多結晶シリコンの様な導電性材料
から成るものである。１個のチップ正に電気的に絶縁さ
れた複数個のＭＯＳＦＥＴを形成したいときは、半導体
基板よシ絶縁基板を用いる方がよいが、この様な基板の
絶縁性材料はサファイア、ベリリアまたはスピネルのよ
うな単結晶でも、石英（ガラス）のような無定形でもよ
い。石英のような無定形絶縁基板を用いるときは、その
表面のＭＯＳＦＥＴが適当にドープされた多結晶シリコ
ンの島状領域内に形成されるため、以後ポリ・オン・ガ
ラス装置と呼ぶ。ＭＯＳＦＥＴを単結晶絶縁基板上に形
成するときは、通常適当にドープされた単結晶シリコン
の島状領域内に形成されるため、この様なＭＯＳＦＥＴ
　’（ｒ以後ＳＯ８（シリコン・オン・サファイア）装
置と呼ぶ。しかし、ベリリアやスピネルの基板もこの発
明の範囲内では同様の特性を示すものと理解すべきであ
る。
ポリ・オン・ガラス装置やＳＯ８装置を製造する場合、
基板表面に１個またはそれ以上のシリコン島状領域を被
着画定した後、その島状領域の一部を選択的に覆うよう
にゲート酸化物が形成され、さらにこのゲート酸化物の
上に通常ドープした多結晶シリコンから成る導電性ゲー
ト電極が形成されて、その下のシリコン島状領域の一部
と容量的に結合されるようになっている。高品質の装置
では高品質の絶縁ゲートを必要とするが、このため高品
質の２酸化シリコン誘電体が必要になる。しかし、通常
の製造法におめて種々の改変が提唱されているもののゲ
ート絶縁耐力不均一が問題を残している。
ゲート絶縁耐力を向上する通常の方法の例は米国特許第
３９７４５１５号、第４３４１５６９号、第４３６８０
８５号、第４２４２１５６号に開示されている。
従来技術の示唆に拘らず残っているゲート絶縁耐力の問
題を克服する努力にこの発明の方法が隠されでいた。
〔発明の概要〕
絶縁基板上のシリコン島状領域上に２酸化シリコン層を
形成する方法は、シリコン島状領域のある主表面を有す
る絶縁基板′！ｆ−まず準備する段階を有する。このシ
リコン島状領域の表面を次に熱的に酸化した後、その酸
化した島状領域とこれに隣接する基板の表面部分にシリ
コン層を被着する。
次にシリコン層全体を酸化した後その上に導電性多結晶
シリコン電極を被着する。
〔推奨実施例の詳細な説明〕
第１図は通常の処理をされたＳＯ８装置１１０の該当部
分の断面図である。装置１１０は単結晶シリコンの島状
領域１１６がある実質的に平面の表面１１４を持つサフ
ァイアウェハ１１２を含む。例示されたシリコン島状領
域１１６の部分はその上の絶縁ゲート電極と容量結合す
べき部分で、その上の絶縁ゲート電極に適当な電気的バ
イアスが印加されてめる間反転チャンネルが形成される
装置１１０の部分ともいえる。単結晶シリコンの島状領
域１１６は熱酸化されてその露出表面に２酸化シリコン
層１１８が形成され、その２酸化シリコン層１１８とウ
ェハ表面１１４の隣接部分の上にはドープされた多結晶
シリコンの導電性ゲート電極１２０が被着される。
ゲート誘電体１１８の形成に用いる熱酸化処理の性質上
、生成した２酸化シリコン層の厚さが単結晶シリコン島
状領域１１６の他の部分に比してウェハ表面１１４の近
傍で不均一に々るが、この不均一は１２２で示すように
シリコン島状領域１１６と表面１１４の境界で２酸化シ
リコン層１１８が著しく薄くなるもので、ゲート誘電体
１１８の絶縁耐力を著しく低下させる。層１１８の絶縁
耐力は熱成長させた厚さＴの２酸化シリコン層のそれの
約３３係しかない。
装置１１０のケート酸化物厚さの局部的低下１２２を防
ぐ研究中に第２図の構体２１０で示す処理が開発された
。装置２１０も装置１１０のように単結晶シリコンの島
状領域２１６のある主表面２１４を持つザファイア基＆
２１２を含み、また厚さＴの２酸化シリコンのゲート誘
電体層２１８を有するが、装置２１０のゲート誘電体層
２１８は装置１１０の層１１８とはシリコン島状領域１
１６とウェハ表面２１４の双方上で連続して実質的に均
一厚さである点が異っている。
装置２１０ではゲート誘電体層２１８を島状領域ｎ６と
表面２１４の露出面上に標準の被着技法によシ多結晶シ
リコン層を被着した後これを完全に熱酸化して２酸化シ
リコン層とすることにより形成し、そのゲート誘電体層
２１８の表面に通常の方法で導電性多結晶ゲート電極２
２０を被着する。装置２１０の構造には装置１１０のよ
うな薄い誘電体領域１２２がないから、その絶縁耐力は
著しく良好であると思われるが、実際の絶縁耐力は装置
１１０のそれより僅かに良Ａだはである。
試みられた第３のゲート誘電体製造技術を第３Ａ図と第
３Ｂ図に示す。この構造では主表面３１４を持つサファ
イア基板３１２を準備し、その表面３１４上に単結晶シ
リコン層をエピタキシャル生成させ、写真食刻によシ比
較的厚い部分３１５とそれに連々る比較的薄い部分３１
ワを形成する。その比較的厚す部分３１５の位負が単結
晶シリコン島状領域が最終的に生じる部分に相当し、比
較的薄い単結晶部分３１７は厚さが約１００〜３００人
で比較的厚い部分が覆わな力表面３１４のすべての部分
を覆っている。
次に単結晶シリコンの露出面全体すなわち厚め部分３１
５と薄い部分３１ワの全表面を熱酸化して第３Ｂ図に示
すようにゲート誘電体層３１８に被覆包囲された単結晶
シリコン島状領域３１６を形成する。
この工程で被着された単結晶シリコンの薄ｌ／−１部分
３１７の厚さ全体が熱酸化に消費されてゲート誘電体層
３１８になる。次にこのゲート誘電体層３１８の表面に
通常の方法でドープ剤多結晶シリコンのゲート電極３２
０を形成して装置３１０のゲート電極構体を完成する。
この装置３１０のゲート酸化物３１８の絶縁耐力は装置
１１０．２１０の対応する絶縁耐力より著しく浸れてい
るが、第３Ａ図および第３Ｂ図の工程は制御が困難で誤
った結果を生ずる。第３Ｂ図の装置３１０におＡて厚さ
Ｔのゲート誘電体層を作るには、第３Ａ図の単結晶シリ
コン層の薄い部分３１ワの厚さがＴ　／　２以下である
ことを要するが、これは熱成長酸化物の最終厚さがシリ
コンの当初材料のそれの２倍になる公知の現象のためで
ある。従って、例えばゲート酸化物層３１８の代表的厚
さＴがＭＯ８ＦＥＴ集積回路に対する代表値の約５００
人のとき、薄い部分３１ワの厚さは約２５０Å以下でな
ければならない０ 絶縁耐力向上の第４の従来法として第４図の構体４１０
で示される工程が開発された。この構体４１０は主面４
１４土に単結晶シリコン島状領域４１６を配置したサフ
ァイア基板４１２を含む。この構体４１０の製造に用い
る工程では、まず単結晶シリコン島状領域４１６を熱酸
化してその周りに２酸化シリコン層４１ワを形成する。
この熱生長２酸化シリコン層４１ワは装置１１０の場合
のように単結晶シリコン島状領域４１６と表面４１４の
境界に独特の薄Ｉ／−１部分４２２を有する。次にその
２酸化シリコン層４１８並びにウェハ表面４１４の露出
部の土に窒化シリコン層４１９を被着し、島状領域４１
６土の層４１ワ、４１９の合計厚さが所要の誘電体層の
厚さＴになるようにする。次にその窒化シリコン層４１
９の土に通常の方法でドープ剤シリコンのゲート電極層
４２０を被着する。構体４１０も装置１１０．２１０に
比して優れた絶縁耐力を示すが、２つの異種材料から成
るゲート誘電体の存在のため、本来信頼度が更によくな
い。
種々の従来技法とは異り、この発明の方法によって得ら
れた第５図に５１０で示す構体は、標準的製造法を用い
て容易に製造し得る高信頼度で高品質の誘電体薄膜を備
えて贋る。装置５１０はザファイア、ベリリアまたはス
ピネルのような単結晶でもガラスのような無定形でもよ
い絶縁材料の基板５１２を含み、その基板５１２は主表
面５１４にシリコン島状領域５１６を備えている。この
シリコン島状領域５］−６は基板５１２が無定形材料の
とき多結晶であり、基板５１２が単結晶材料のときは多
結晶でもよいが一般には単結晶である。シリコン島状部
５１６とそれに続くウェハ表面５１４の土にはその島状
部５１６の上の部分の厚さがＴの２酸化シリコンのゲー
ト誘電体層５１８があり、そのゲート誘電体層５１８の
上にドープ剤多結晶シリコンの導電性ゲート電極５２０
がある。
装置５１０の製造工程は基本的には第５Ｂ図に示すよう
に表面５１４土にシリコン島状領域５１６を被着して写
真食刻により画定するこ七から始まる。このシリコン島
状領域５１６を熱酸化して第５Ｃ図に示すようだその露
出表面全体に２酸化シリコン層５１７を形成する。この
２酸化シリコン層５１ワの公称厚さは、島状部５１６と
ウェハ表面５１４の境界で特徴として減じられるが、約
１００〜４００人とすることを要する。
次に第５Ｄ図に示すように２酸化シリコン層５１ワとウ
ェハ表面５１４の露出部とに通常の方法でシリコン層５
１９を被着する。このシリコン層５１９１ｄ推奨実施例
では多結晶であるが、必要に応じて無定形または実質的
に単結晶のものを代用することもできる。多結晶シリコ
ン層５１９の公称厚さは約１００〜４００人である。次
にこの多結晶シリコン層５１９を完全に酸化して島状領
域５１６とウェハ表面５１４を覆う単一の２酸化シリコ
ンゲート誘電体５１８を形成する。島状領域５１６上の
２酸化ンリコンゲート誘電体５１８の厚さは第５Ｅ図に
示すようにＴである。次にこのゲート誘電体５１８上に
通常の方法でドープ剤多結晶シリコンゲート電極５２０
を形成して第５Ａ図の構体を得る。
構体５１０の２酸化シリコンゲート誘電体５１８の絶縁
耐力の電気的試験により、厚さＴの熱成長酸化物に対す
る理論値に実質的に等しい値が得られた。従ってこの発
明の方法で製造された構体５１０は従来技術の装置１１
０．２１０とある程度構造的に類似しているが遥かに浸
れてＡる。この優れた構体はこの発明の方法によって得
られるシリコンと２酸化シリコンの比較的平滑な界面５
２４によると考えられる。即ち、シリコンと２酸化シリ
コンの界面５２４に現れたような下層のシリコン島状領
域５１６の表面粗さと２酸化シリコン層５１８の絶縁耐
力との間には明らかな相関がある。
また多結晶シリコン薄膜を酸化して２酸化シリコン層を
形成するとき下層のシリコン島状領域が粗面化されるこ
とも判る。これは多結晶シリコン薄膜酸化時にその酸化
が不均一なために起ることは明らかで、多結晶シリコン
薄膜全体が同じ割合に酸化されず、酸化が結晶熱内部よ
り結晶仁界に沿って急速に進んで特徴的「組織」を生成
する。
即ち、多結晶シリコン薄膜全体が酸化される前に下層の
シリコン島状領域の若干の部分も酸化されまたは「組織
化」されるのである。
この発明の方法ではシリコンと２酸化シリコンの界面５
２４がシリコン島状領域上の多結晶シリコン層の酸化物
への変態によってではなく熱生長により形成されるため
、シリコン島状領域の表面の粗面化が起らなり。この発
明の方法では、酸化物に変った多結晶シリコン層５１９
が界面５２２の比較的薄い熱酸化物５１７内に人シ込む
が、シリコン島状領域５１６を直接覆うことがない。
【図面の簡単な説明】
第１図、第２図、第３Ａ図、第３Ｂ図、第４図は通常の
ＳＯ８構造の断面図で、上記ゲート絶縁耐力の問題に対
する公知の対策を示すもの、ｉ５Ａ図はこの発明Ω方法
によって製造されたＳＯ８型またはポリ・オン・ガラス
型装置の断面図、第５Ｂ図ないし第５Ｅ図は第５Ａ図の
構体を製造する手順を示す断面図である。 ５１２・・・絶縁基板、５１４・・・主表面、５１６・
・・シリコン島状領域、５１７・・・熱酸化物層、５１
８・・・２酸化シリコン層、５１９・・・シリコン層、
５２０・・・多結晶シリコン電極。

Claims (1)

    【特許請求の範囲】
  1. （１）シリコン島状領域が形成配置された主表面を有す
    る絶縁基板を準備し、 そのシリコン島状領域の表面を熱的に酸化させ、その酸
    化した島状領域とそれに隣接する基板の表面部分にシリ
    コン層を被着し、 そのシリコン層全体を酸化させ、 その酸化したシリコン層上に導電性多結晶シリコン電極
    を被着することから成る絶縁基板上のシリコン島状領域
    の上に２酸化シリコン層を形成する方法。
JP61258052A 1985-10-31 1986-10-28 絶縁基板上のシリコン島状領域の上に２酸化シリコン層を形成する方法 Pending JPS63115371A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/793,312 US4758529A (en) 1985-10-31 1985-10-31 Method of forming an improved gate dielectric for a MOSFET on an insulating substrate
US793312 1985-10-31

Publications (1)

Publication Number Publication Date
JPS63115371A true JPS63115371A (ja) 1988-05-19

Family

ID=25159627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61258052A Pending JPS63115371A (ja) 1985-10-31 1986-10-28 絶縁基板上のシリコン島状領域の上に２酸化シリコン層を形成する方法

Country Status (2)

Country Link
US (1) US4758529A (ja)
JP (1) JPS63115371A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053353A (en) * 1988-11-21 1991-10-01 Harris Corporation Fabricating dielectric isolation of SOI island side wall for reducing leakage current
US5231045A (en) * 1988-12-08 1993-07-27 Fujitsu Limited Method of producing semiconductor-on-insulator structure by besol process with charged insulating layers
KR930007096B1 (ko) * 1988-12-08 1993-07-29 후지쓰 가부시끼가이샤 세미콘덕터-온-인슐레이터(semiconductor-on-insulator)구조와 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법
JP2952887B2 (ja) * 1989-05-20 1999-09-27 富士通株式会社 半導体装置およびその製造方法
DE69233359T2 (de) * 1991-07-16 2005-06-02 Seiko Epson Corp. Verfahren zur herstellung einer halbleiter-dünnschicht mit einer chemischen gasphasen-beschichtungsanlage
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
US6971165B1 (en) * 2002-04-17 2005-12-06 Borealis Technical Limited Method for fabrication of separators for electrode pairs in diodes
US10236207B2 (en) * 2016-06-20 2019-03-19 Applied Materials, Inc. Hydrogenation and nitridization processes for reducing oxygen content in a film

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3511702A (en) * 1965-08-20 1970-05-12 Motorola Inc Epitaxial growth process from an atmosphere composed of a hydrogen halide,semiconductor halide and hydrogen
US3740280A (en) * 1971-05-14 1973-06-19 Rca Corp Method of making semiconductor device
US3890632A (en) * 1973-12-03 1975-06-17 Rca Corp Stabilized semiconductor devices and method of making same
US4174217A (en) * 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
US3974515A (en) * 1974-09-12 1976-08-10 Rca Corporation IGFET on an insulating substrate
US3943542A (en) * 1974-11-06 1976-03-09 International Business Machines, Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US4016016A (en) * 1975-05-22 1977-04-05 Rca Corporation Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices
US4002501A (en) * 1975-06-16 1977-01-11 Rockwell International Corporation High speed, high yield CMOS/SOS process
US4076573A (en) * 1976-12-30 1978-02-28 Rca Corporation Method of making planar silicon-on-sapphire composite
US4183134A (en) * 1977-02-15 1980-01-15 Westinghouse Electric Corp. High yield processing for silicon-on-sapphire CMOS integrated circuits
US4263709A (en) * 1977-11-17 1981-04-28 Rca Corporation Planar semiconductor devices and method of making the same
US4160260A (en) * 1977-11-17 1979-07-03 Rca Corp. Planar semiconductor devices and method of making the same
US4323910A (en) * 1977-11-28 1982-04-06 Rca Corporation MNOS Memory transistor
US4178191A (en) * 1978-08-10 1979-12-11 Rca Corp. Process of making a planar MOS silicon-on-insulating substrate device
US4199773A (en) * 1978-08-29 1980-04-22 Rca Corporation Insulated gate field effect silicon-on-sapphire transistor and method of making same
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
JPS55160457A (en) * 1979-03-30 1980-12-13 Toshiba Corp Semiconductor device
US4341569A (en) * 1979-07-24 1982-07-27 Hughes Aircraft Company Semiconductor on insulator laser process
JPS5619218A (en) * 1979-07-25 1981-02-23 Hitachi Ltd Tuning voltage output circuit
US4368085A (en) * 1979-10-15 1983-01-11 Rockwell International Corporation SOS island edge passivation structure
US4242156A (en) * 1979-10-15 1980-12-30 Rockwell International Corporation Method of fabricating an SOS island edge passivation structure
US4393578A (en) * 1980-01-02 1983-07-19 General Electric Company Method of making silicon-on-sapphire FET
US4252582A (en) * 1980-01-25 1981-02-24 International Business Machines Corporation Self aligned method for making bipolar transistor having minimum base to emitter contact spacing
JPS56126936A (en) * 1980-03-12 1981-10-05 Toshiba Corp Semiconductor device and production thereof
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
US4393572A (en) * 1980-05-29 1983-07-19 Rca Corporation Method of making low leakage N-channel SOS transistors utilizing positive photoresist masking techniques
JPS5721838A (en) * 1980-07-15 1982-02-04 Toshiba Corp Semiconductor device
US4277884A (en) * 1980-08-04 1981-07-14 Rca Corporation Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4533934A (en) * 1980-10-02 1985-08-06 Westinghouse Electric Corp. Device structures for high density integrated circuits
US4313809A (en) * 1980-10-15 1982-02-02 Rca Corporation Method of reducing edge current leakage in N channel silicon-on-sapphire devices
JPS57133667A (en) * 1981-02-12 1982-08-18 Nec Corp Manufacture of semiconductor device
US4455738A (en) * 1981-12-24 1984-06-26 Texas Instruments Incorporated Self-aligned gate method for making MESFET semiconductor
JPS59159563A (ja) * 1983-03-02 1984-09-10 Toshiba Corp 半導体装置の製造方法
JPS6016439A (ja) * 1983-07-08 1985-01-28 Mitsubishi Electric Corp 半導体装置の製造方法
US4472459A (en) * 1983-10-24 1984-09-18 Rca Corporation Local oxidation of silicon substrate using LPCVD silicon nitride
US4557794A (en) * 1984-05-07 1985-12-10 Rca Corporation Method for forming a void-free monocrystalline epitaxial layer on a mask
FR2572219B1 (fr) * 1984-10-23 1987-05-29 Efcis Procede de fabrication de circuits integres sur substrat isolant
US4604304A (en) * 1985-07-03 1986-08-05 Rca Corporation Process of producing thick layers of silicon dioxide
US4658495A (en) * 1986-04-28 1987-04-21 Rca Corporation Method of forming a semiconductor structure

Also Published As

Publication number Publication date
US4758529A (en) 1988-07-19

Similar Documents

Publication Publication Date Title
US6645840B2 (en) Multi-layered polysilicon process
EP0140965A1 (en) METHOD FOR PRODUCING A NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE.
JPS6010773A (ja) １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法
JP2831745B2 (ja) 半導体装置及びその製造方法
US5369052A (en) Method of forming dual field oxide isolation
JPS63115371A (ja) 絶縁基板上のシリコン島状領域の上に２酸化シリコン層を形成する方法
US4494301A (en) Method of making semiconductor device with multi-levels of polycrystalline silicon conductors
US5422300A (en) Method for forming electrical isolation in an integrated circuit
US5122473A (en) Process for forming a field isolation structure and gate structures in integrated misfet devices
US4658495A (en) Method of forming a semiconductor structure
US5403770A (en) Method for forming a field oxide film in a semiconductor device
JP2693046B2 (ja) 半導体装置の製造方法
JPH06302826A (ja) 絶縁ゲート電界効果トランジスタ及びその製造方法
KR0163934B1 (ko) 다결성 규소 산화 게이트 절연층 및 그 제조 방법, 이를 이용한 다결정 규소 박막 트랜지스터
JPH04326576A (ja) 半導体装置の製造方法
JPS63314870A (ja) 絶縁ゲ−ト電界効果トランジスタおよびその製造方法
JPS63117420A (ja) シリサイド層の形成方法
JP2945023B2 (ja) 薄膜トランジスタの製造方法
JPH0466108B2 (ja)
JPH06163588A (ja) 薄膜トランジスタの製造方法
JPH01255271A (ja) 半導体集積回路装置
JPS5994437A (ja) 半導体装置
JPH01128570A (ja) 半導体装置の製造方法
JPH03155166A (ja) 薄膜半導体素子
JPH04321228A (ja) 半導体装置の製造方法