JPS63100837A - フレ−ム信号同期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、伝送されてくる直列デジタルデータのフレー
ム同期信号を検出するフレーム信号同期検出回路に関す
るものである。

〔従来の技術〕

第６図に示すような直列デジタルデータを受信する場合
、フレーム同期信号５ＹＮＣを検出する必要がある。第
７図は、ＲＯＭを使用する従来のフレーム信号同期検出
回路の構成図で、直列デジタルデータがシフトレジスタ
１に入力すると、クロックＣＬＫφ０によりシフトされ
てＮビット（第７図の例では１６ビツト）の並列データ
に変換され、ＲＯＭ２のアドレス端子ＡＯ〜Ａ１５に与
えられる。ＲＯＭ２の出力Ｄｏ−Ｄ３のうちＤ２゜Ｄ３
はラッチ回路を構成するＤフリップフロップ３．４を介
してＲＯＭ２のアドレス端子Ａ１６．Ａ１７に夫々帰還
される。このＤフリップフロップ３゜４はＲＯＭ２のチ
ップセレクト端子ＣＢへの入力信号とクロックＣＬＫφ
２との論理積信号によって駆動され、該論理積信号とク
ロックφ。とにより駆動されるバイナリ−カウンタ５の
出力をクロツクＣＬＫφ。で駆動されるＤフリップフロ
ップ６にて遅延させ、このＤフリップフロップ６の出力
信号とＲＯＭ２の出力Ｄ１との論理和信号を前記ＲＯＭ
　２のチップセレクト信号としている。そして、ＲＯＭ
２の出力ＤＯと、Ｄフリップフロップ６の出力と、クロ
ックＣＬＫφ２の論理積を同期検出信号としている。

上述の様に、ＲＯＭ２の出力Ｄ２．Ｄ３をＲＯＭ２のア
ドレス入力Ａ１６．　　Ａ１７に帰還するのは、次の理
由による。ＲＯＭ２は、シフトレジスタ１から与えられ
る信号と、予め決められているフレーム同期信号とのパ
ターンを比較し、何ビット異なっているかのハミング距
離に応じた出力信号ＤＯ〜Ｄ３を出力する。つまり、Ｒ
ＯＭ２は、上記ハミング距離に応じて同期未検出状ｂ　
Ｓ　６　、同期パターン検出状態ＳＩ、同期引き込み状
ＵＳＺ、同期見逃し状ＩＧ　Ｓ　ｓの４つの状態をとり
、この４つの状態に応じた出力信号ＤＯ〜Ｄ３を出力し
、そのうち状態出力Ｄ２．Ｄ３をアドレス入力Ａ　１６
゜Ａ１７に帰還する。

第１０図は上述した４つの状態の遷移図で、次の様なア
ルゴリズムに従っている。尚、ハミング距離が３のとき
遷移が起こる例について説明するが、この数はフレーム
信号同期検出回路の用途により定められるものである。

■、同期未検出状態Ｓ０から同期パターン検出状態Ｓ、
への移行は、受信したデータのパルス列中の任意の連続
する１６ｂｉｔと予め定められた同期信号パターンとが
全部一致した場合に行なわれる。

■、同期パターン検出状態において、次回の同期信号が
検出される位置（ビット数）をセットしておき、受信デ
ータ列の期待される同期信号位置で同期信号パターンの
比較を行いｉ ｉ　ハミング距離が３以下の際は同期引き込み状態Ｓ８
に移行する。

ｉｉ　　ハミング距離が３より大のときは同期未検出状
態Ｓｃに戻り王記工の動作を実行する。

■、同期引き込み状態において、次回の期待される同期
信号位置で同期信号パターンの比較を行い； ｉ　ハミング距離が３以下の際は同期引き込み状態Ｓ２
を保持する。

ｉｉ　　ハミング距離が３より大のときは同期見逃し状
態Ｓ３に移行する。

■、同期見逃し状態Ｓ３において、次回の期待される同
期信号位置で同期信号パターンの比較を行い； ｉ　ハミング距離が３以下の場合は同期引き込み状態Ｓ
！に戻る。

ｉｉ　　ハミング距離が３より大のときは、同期未検出
状態Ｓ０に移行する。

上述した状態遷移に基づいてＲＯＭ２に格納したデータ
を第８図に示す、この図において、ｒＸＪ印は不確定値
を表わす、また、第９図は第７図のフレーム信号同期検
出回路のタイミングチャートである。

尚、従来のフレーム信号同期検出回路に関するものとし
て、特開昭５９−１６７１４６号がある。

〔発明が解決しようとする問題点〕

上述した従来のフレーム信号同期検出回路は、４つの状
態に応じた出力を得るために、ＲＯＭの出力のうち２つ
の出力をＲＯＭの入力に帰還する構成をとっている。こ
のことは、必要なＲＯＭ容量が増加し、しかもＲＯＭの
使用効率が悪いことを意味する。つまり、たとえば１６
ビツトのフレーム信号同期検出回路を従来のＲＯＭを用
いる方式にて構成すると、ＲＯＭ出力の一部の２ビア）
をＲＯＭのアドレスに帰還させるため、計１８ビットの
アドレスが必要となり、２５６にワードのＲＯＭが必要
となる。

本発明の目的は、ＲＯＭ容量が小さくて済み且つＲＯＭ
の使用効率が高いフレーム信号同期検出回路を提供する
ことにある。

〔問題点を解決するための手段〕 上記目的は、フレーム信号同期検出回路を、伝送路から
受信した直列デジタルデータ列を並列デジタルデータに
変換するシフトレジスタと、該シフトレジスタの出力の
一部がアドレスとして入力されハミング距離に応じた信
号が出力される第１ＲＯＭと、該第１ＲＯＭの出力及び
前記シフトレジスタの出力の残り並びに自己の出力を入
力アドレスとしハミング距離に応じた信号を出力する第
２ＲＯＭと、遷移状態を記憶する記憶回路と、該記憶回
路の内容を該記憶回路の内容及び前記第２ＲＯＭの出力
信号で書き換える状態遷移回路と、フレーム同期信号位
置を予測して前記第１及び第２ＲＯＭの出力をイネーブ
ルするフレームカウンタとで構成することにより、達成
される。

〔作　用〕

アドレスデータ数をＮ個として、１段目のＲＯＭに（Ｎ
−Ｍ）個（Ｎ＞Ｍ＞Ｏ）を入力し、この（Ｎ−Ｍ）個に
ついて予め決められている同期信号パターンとのハミン
グ距離に応じて出力信号群ＯＡを出力させる。２段目の
ＲＯＭに残りＭ個のデータを入力し、そのＭ個について
のハミング距離に応じて出力信号群ＯＢ１〜３を出力さ
せる。

ここで２段目のＲＯＭの未使用の入力端子に、１段目の
ＲＯＭの出力ＯＡと、２段目の出力ＯＢを入力し、これ
らをデコードして、全入力データＮ個に対する出力信号
群りを出力する。この出力信号群りをＲＯＭの外部に設
けた状態遷移回路を通して状態の遷移に対応する信号に
変換する。

〔実施例〕

以下、本発明の一実施例を第１図乃至第５図を参照して
説明する。

第１図は本発明の一実施例に係るフレーム信号同期検出
回路の構成図である。第１図において、シフトレジスタ
１１は、１５ピント直列デジタルデータをクロックＣＬ
Ｋφ。によりシフトし、１５ビット並列デジタルデータ
に変換する。このシフトレジスタ１１の出力は、ＲＯＭ
１２．ＲＯＭ１３に与えられるようになっている。ＲＯ
Ｍ１２には上記シフトレジスタ１１の出力信号のうちＡ
Ｏ−Ａ１２までが与えられ、ＲＯＭ１２は、これとあら
かじめ決められている同期信号パターンとを比較して、
ハミング距離に応じた出力信号ＯＡＩ〜ＯＡ４を出力す
る。

ＲＯＭ１２内のデータは、第２図に示すようになってい
る。ＲＯＭ１３には、シフトレジスタ１１の出力のＡ１
３〜Ａ１４が入力され、ＲＯＭ１２と同様にハミング距
離に応じた出力信号ＯＢＩ〜ＯＢ３が出力される。さら
に、ＲＯＭ１３の未使用入力端子にＯＡＩ〜ＯＡ４とＯ
ＢＩ〜ＯＢ３が入力され、これらの信号がデコードされ
て、全入力ＡＯ〜Ａ１４に対する出力信号Ｄｏ−０２が
出力される。ただし、ＯＢＩ〜ＯＢ３をそのままＲＯＭ
１３の入力に帰還すると、自己ループとなり、誤りを生
じる可能性があるので、ランチ回路１４を介して帰還す
る。

Ａ１３〜Ａ１４とＯＢ１〜○Ｂ３のデータを第３図に、
ＯＡＩ　〜ＯＡ４．ＯＢＩ　〜ＯＢ３とＤＯ−Ｄ２（７
）データを第４図に示す。

ＲＯＭＩのＤＯ〜Ｄ２の出力は、本実施例では論理回路
群で構成した状態遷移回路１５に入力される。そして、
状態遷移回路１５の出力は、本実施例ではＤフリップフ
ロップ１７．１８．１９．２０で構成した記憶回路１６
に入力される。記憶回路１６の出力は状態遷移回路１５
に帰還されると共に、一部の出力、即ちＤフリップフロ
ップ１８と２０の出力は夫々Ｄフリンプフロフプ２１．
２２に入力される。尚、記憶回路１６の各Ｄフリップフ
ロップ１７．１８．１９．２０の出力は夫々前記第１０
図で説明した状Ｌｉ５ｔ　、Ｓｚ　。

Ｓ３．Ｓ＠に対応する。

ＲＯＭ１２及びＲＯＭ１３のチップセレクト端子ＣＥに
入力するチップセレクト信号とクロックＣＬＫφ、との
論理積がアンド回路２３によりとられ、アンド回路２３
の出力は、記憶回路１６の各Ｄフリツプフロツプ１７〜
２０にクロック入力として与えられると共に、バイナリ
−カウンタで成るフレームカウンタ２４に供給される。

このフレームカウンタ２４は次フレーム同期信号予想位
置を表わす信号を出力するもので、そのクロック入力と
してはクロックＣＬＫφ。が与えられる。フレームカウ
ンタ２４の出力はＤフリップフロップ２５に入力され、
Ｄフリップフロップ２５と前記Ｄフリップフロップ２２
の出力の論理和がオア回路２６でとられ、前記チップセ
レクト信号が生成される。Ｄフリップフロップ２１の入
力と出力との論理和がオア回路２７でとられ、Ｄフリッ
プフロップ２５の出力とオア回路２７の出力とクロック
ＣＬＫφ、との論理積がアンド回路２８でとられ、同期
検出信号が生成される。尚、Ｄフリップフロップ２１．
２２．２５のクロック入力としてクロックＣＬＫφ。が
与えられている。

斯かる構成で成るフレーム信号同期検出回路の動作を、
第５図のタイミングチャートを参照して説明する。

今、同期未検出状態Ｓ０にあるとする。このとき、記憶
回路１６のＤフリップフロップ１フ〜２０のうちＤフリ
ップフロップ２０の出力のみ「１」で他は「０」となッ
テイる。また、ＲＯＭ１２．ＲＯＭ１３はイネーブルさ
れてＲＯＭ１２．ＲＯＭ１３に入力されたデータに応じ
てハミング距離に対応した値を出力している。

この同期未検出状態Ｓ６において、ハミング距離ＨＭ　
−０が検出された場合、ＲＯＭ１３の出力ｒＤＯ，ＤＩ
、Ｄ２Ｊはｒｌ　１０’となり、これが状態遷移回路１
５に与えられると、同期未検出状態３０時の記憶回路１
６の出力が状態遷移回路１５に帰還されている為、Ｄフ
リップフロップ１７の出力が「１」　（池のＤフリンプ
フロフプ１８〜２０の出力は「Ｏ」）となり、同期パタ
ーン検出状態Ｓ１に移行する。このときフレームカウン
タ２４のリセットが解除され、ＲＯＭ１２．　　ＲＯＭ
１３がディスエーブルされ、フレームカウンタ２４が動
作を始める。

このフレームカウンタ２４が、次に予想されるフレーム
同期信号位置を与えたときに、ＲＯＭ１２．　ＲＯＭ１
３が再びイネーブルされ、フレームカウンタ２４はリセ
ットされる。

次に、ハミング距ｊ％ｌｌｉＨＭがＯ〜３になると、Ｒ
ＯＭ１３の出力ｒＤＯ，ＤＩ、Ｄ２Ｊはｒｏ　１０Ｊあ
るいはｒｌ　１０Ｊとなり、Ｄフリップフロップ１８の
出力が「１」となる。この時、Ｄフリップフロップ２５
の出力（第５図のＣＡＲＲＹ　　０ＵＴ）とオア回路２
７の出力（第５図のＳｔ　＋３２　Ｄ）とクロックＣＬ
Ｋφ２の出力が共に「１」となるため、同期検出信号が
アンド回路２８から出力され、同期引き込み状態Ｓ２に
移行する。尚、同期パターン検出状態Ｓｌのときにハミ
ング距離〉３の信号がＲＯＭ１２．ＲＯＭ１３に入力す
ると、同期はずれとして同期未検出状態Ｓ０に戻る。

同期引き込み状ＬＱ　Ｓ　ｚにあるときは、フレームカ
ウンタ２４によって与えられるフレーム同期信号予想位
置におけるハミング距離ＨＭが３以下である限り、ＲＯ
Ｍ１３の出力Ｄ１が「１」であるため、前述と同様にし
て、同期引き込み状態に留まる。

ハミング距ｉｆｌＩＨＭが３より大きくなると、ＲＯＭ
１３の出力ｒＤＯ，Ｄｉ、Ｄ２ＪはｒｏｏｌＪとなり、
同期はずれとして同期パターン見逃し状態Ｓ、に移行す
る。同期パターン見逃し状６Ｓ３にあるときに、ハミン
グ距離がＨＭ≦３になると再び同期引き込み状態Ｓ２に
戻るが、ハミング距離がＨＭ＞３になると同期未検出状
ｐｆＱ　Ｓ　ｏに移行する。以上のシーケンスを伝送路
の状況に応じて繰り返す。

〔発明の効果〕

本発明によれば、フレーム同期信号のビット数のみのＲ
ＯＭアドレスラインがあれば、フレーム信号同期検出回
路が構成可能であり、また、容量の小さいＲＯＭを使用
できると共に、ＲＯＭの使用効率が向上する。

【図面の簡単な説明】

第１図は本発明の一実施例によるフレーム信号同期検出
回路、第２．３．４図は第１図に示す２つのＲＯＭのメ
モリマツプ、第５図は第１図の回路のタイミングチャー
ト、第６図は直列デジタルデータのデータフレーム構成
図、第７図は従来のフレーム信号同期検出回路の構成図
、第８図は第７図に示すＲＯ’Ｍのメモリマツプ、第９
図は第７図の回路のタイミングチャート、第１０図は状
態遷移図である。 １１・・・シフトレジスタ、１２．１３・・・ＲＯＭ、
１４・・・ラッチ回路、１５・・・状態遷移回路、１６
・・・記憶回路、１７゜１８、１９．２０．２１．２２
．２５・・・Ｄフリツプフロツプ、２４・・・フレーム
カウンタ。 代理人　弁理士　　秋　本　　正　実 第２図 第８図

Claims (1)

【特許請求の範囲】
1. １、伝送路から受信した直列デジタルデータ列を並列デ
   ジタルデータに変換するシフトレジスタと、該シフトレ
   ジスタの出力の一部がアドレスとして入力されハミング
   距離に応じた信号を出力する第１ＲＯＭと、該第１ＲＯ
   Ｍの出力及び前記シフトレジスタの出力の残り並びに自
   己の出力を入力アドレスとしハミング距離に応じた信号
   を出力する第２ＲＯＭと、遷移状態を記憶する記憶回路
   と、該記憶回路の内容を該記憶回路の内容及び前記第２
   ＲＯＭの出力信号で書換える状態遷移回路と、フレーム
   同期信号位置を予測して前記第１及び第２ＲＯＭの出力
   をイネーブルするフレームカウンタとを備えて成るフレ
   ーム信号同期検出回路。