CN118034457A - 双时钟低功耗芯片及唤醒方法 - Google Patents

双时钟低功耗芯片及唤醒方法 Download PDF

Info

Publication number
CN118034457A
CN118034457A CN202410270795.1A CN202410270795A CN118034457A CN 118034457 A CN118034457 A CN 118034457A CN 202410270795 A CN202410270795 A CN 202410270795A CN 118034457 A CN118034457 A CN 118034457A
Authority
CN
China
Prior art keywords
low
wake
zero clearing
signal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410270795.1A
Other languages
English (en)
Inventor
庞卜滈
于超
张延雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Praran Semiconductor Shanghai Co ltd
Original Assignee
Praran Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Praran Semiconductor Shanghai Co ltd filed Critical Praran Semiconductor Shanghai Co ltd
Priority to CN202410270795.1A priority Critical patent/CN118034457A/zh
Publication of CN118034457A publication Critical patent/CN118034457A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种双时钟低功耗芯片，其唤醒控制模块采用异步清零与同步清零相结合的方式，异步清零条件可对唤醒信号实现异步清零，在不需要异步清零的场景下，又可以对唤醒信号实现同步清零，在不同的时刻采用“异步清零+同步清零”的方式清除唤醒信号，可以避免惯用握手方式因“时钟关闭”及“低频时钟域唤醒信号持续时间不确定”导致的“唤醒失效”问题，既用异步逻辑解决了常规同步电路中要求两个时钟都存在的问题，又用同步控制兼顾了非低功耗应用的情况，达到正确应对各种应用场景的目的。本发明还公开了一种双时钟低功耗芯片的唤醒方法。

Description

双时钟低功耗芯片及唤醒方法
技术领域
本发明涉及半导体电路设计技术，特别涉及一种双时钟低功耗芯片及唤醒方法。
背景技术
在芯片低功耗设计中，进入低功耗模式后会关闭所有高频时钟，唤醒控制模块工作在低频时钟，唤醒控制模块在低频时钟域产生的单位(bit)唤醒信号，需要在高频时钟恢复后被采样到。
在这种应用场景下，需要解决两个问题：
问题1：异步时钟的采样问题(高频时钟和低频时钟是异步时钟)，需要解决CDC(clock domain crossing，跨时钟域数据传输)的问题；
问题2：从异步时钟产生唤醒信号，到高频时钟恢复的时间，根据不同的低功耗模式，这个时间会不同。
惯用的做信号同步的处理方式时序图如图1所示，clka为低频时钟，clkb为高频时钟，stop为进入低功耗模式信号，req表示clka时钟域下的唤醒请求，req_b表示req信号同步至clkb时钟域，ack表示clkb时钟域下的响应信号，ack_a表示ack信号同步至clka时钟域；wkup_flag表示唤醒标志信号；在进入低功耗期间，会关闭高频时钟。这样会导致右边在没有高频时钟的情况下，握手流程走不下去，丢失了两次唤醒信号的采样。
要解决问题1，惯用的处理方式是做信号同步，由于低功耗的唤醒过程是先产生唤醒信号，再产生高频时钟，所以同步过程需要采用带握手信号的全同步电路。但在低功耗的应用情况下，全同步电路的问题是，从唤醒到再次进入的时间间隔不定，可能出现还没完成同步就再次进入低功耗模式(高频时钟又关闭了)。这个时候，新的唤醒信号因为立刻被清除，无法达到“唤醒后同步到高频时钟域”的目的。这是一种错误情况。为了避免这种错误情况，甚至需要软件做一定的限制。
要解决问题2，实际就是低频时钟域唤醒信号持续时间的问题。如果用握手的方式会有上面提到的问题。
发明内容
本发明要解决的技术问题是提供一种双时钟低功耗芯片，既用异步逻辑解决了常规同步电路中要求两个时钟都存在的问题，又用同步控制兼顾了非低功耗应用的情况。
为解决上述技术问题，本发明提供的双时钟低功耗芯片，其包括唤醒控制模块及低频时钟发生器；
所述唤醒控制模块包括第一或门11、第二或门12、第一选择器2、第一D触发器31及第二D触发器32及第三D触发器33；
第一或门11的m个输入端用于接m个同步清零条件信号，输出端接第一选择器2的0输入端；任意一个同步清零条件信号为1状态时，第一或门11输出高电平；m为正整数；
第一选择器2的1输入端接高电平，控制端接唤醒条件信号，输出端接第一D触发器31的D端；当唤醒条件信号为0状态时，第一选择器2的输出电平同其0输入端一致；当唤醒条件信号为1状态时，第一选择器2的输出电平同其1输入端一致；
第二或门12的n个输入端用于接n个异步清零条件信号，输出端接第二D触发器32及第三D触发器33的清零端CLR；n为正整数；任意一个异步清零条件信号为1状态时，第二或门12输出高电平；32两个D触发器的第一个；
第二D触发器32的D端接高电平；
第二D触发器32Q端接第三D触发器33的D端；
第三D触发器33的Q端接第一D触发器31的清零端CLR；
第一D触发器31、第二D触发器32及第三D触发器33的CP端均接所述低频时钟发生器产生的低频时钟信号；
第一D触发器31的Q端作为唤醒信号输出端。
较佳的，双时钟低功耗芯片还包括系统控制模块及高频时钟发生器；
所述系统控制模块，具有低功耗模式、普通模式两种工作模式；
进入低功耗模式后，系统控制模块控制芯片的高频时钟发生器停止工作，关闭所有高频时钟；
进入普通模式后，系统控制模块控制芯片的高频时钟发生器开始工作；
所述系统控制模块，在低功耗模式下，当第一D触发器31输出高电平唤醒信号之后，输出高频控制信号控制芯片的高频时钟发生器开始工作，退出低功耗模式；
fh≥2fl,fh为高频时钟发生器产生的高频时钟信号的频率，fl为低频时钟发生器产生的低频时钟信号的频率。
较佳的，所述唤醒条件信号出现的条件是：进入低功耗模式后，低频时钟的计数值达到设定值。
较佳的，双时钟低功耗芯片内设置有K个唤醒寄存器；
所述唤醒条件信号出现的条件是：进入低功耗模式后，所述K个唤醒寄存器通过芯片外接软件设置为设定唤醒状态值，K为正整数。
较佳的，第一或门11的2个输入端接2个同步清零条件信号；
第一个同步清零条件信号出现的条件是：在低功耗模式下，唤醒时间小于低频时钟的周期，唤醒时间(t1，t2)为低功耗模式下的高电平唤醒信号持续时长；
第二个同步清零条件信号出现的条件是：不处于低功耗模式。
较佳的，第二或门12的2个输入端用于接2个异步清零条件信号；
第一个异步清零条件信号出现的条件是：退出低功耗模式的时刻；
第二个异步清零条件信号出现的条件是：进入低功耗模式的时刻。
较佳的，双时钟低功耗芯片内设置有F个同步清零寄存器,F为正整数；
第一或门11的3个输入端接3个同步清零条件信号；
第一个同步清零条件信号出现的条件是：在低功耗模式下，唤醒时间小于低频时钟的周期，唤醒时间(t1，t2)为低功耗模式下的高电平唤醒信号持续时长；
第二个同步清零条件信号出现的条件是：不处于低功耗模式；
第三个同步清零条件信号出现的条件是：所述F个同步清零寄存器通过芯片外接软件设置为设定同步清零状态值。
较佳的，双时钟低功耗芯片内设置有L个异步清零寄存器,L为正整数；
第二或门12的3个输入端用于接3个异步清零条件信号；
第一个异步清零条件信号出现的条件是：退出低功耗模式的时刻；
第二个异步清零条件信号出现的条件是：进入低功耗模式的时刻；
第三个异步清零条件信号出现的条件是：所述L个异步清零寄存器通过芯片外接软件设置为设定异步清零状态值。
较佳的，所述系统控制模块进入低功耗模式后，产生关闭控制信号到时钟控制模块，控制时钟控制模块产生高频时钟关闭信号关闭高频时钟发生器；
所述系统控制模块，在低功耗模式下，当第一D触发器31输出高电平唤醒信号，输出开启控制信号到时钟控制模块，控制时钟控制模块产生高频时钟开启信号开启高频时钟发生器，退出低功耗模式。
较佳的，fh为fl的4倍、5倍、10倍、16倍或2000倍。
为解决上述技术问题，本发明还提供了一种双时钟低功耗芯片的唤醒方法，芯片具有低功耗模式和普通模式两种工作模式；
进入低功耗模式后，芯片的高频时钟发生器停止工作，关闭所有高频时钟；
进入普通模式后，芯片的高频时钟发生器开始工作；
在低功耗模式下，当芯片的唤醒控制模块输出唤醒信号之后，控制高频时钟发生器开始工作，退出低功耗模式；
其唤醒控制模块采用异步清零与同步清零相结合的方式；
基于异步清零条件产生异步清零信号用于对唤醒信号实现异步清零；
基于同步清零条件产生同步清零信号用于对唤醒信号实现异步清零。
本发明的双时钟低功耗芯片，其唤醒控制模块采用异步清零与同步清零相结合的方式，异步清零条件可对唤醒信号实现异步清零，在不需要异步清零的场景下，又可以对唤醒信号实现同步清零，在不同的时刻采用“异步清零+同步清零”的方式清除唤醒信号，可以避免惯用握手方式因“时钟关闭”及“低频时钟域唤醒信号持续时间不确定”导致的“唤醒失效”问题，既用异步逻辑解决了常规同步电路中要求两个时钟都存在的问题，又用同步控制兼顾了非低功耗应用的情况，达到正确应对各种应用场景的目的。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是双时钟域下信号采样使用通用握手方式时序图；
图2是本发明的双时钟低功耗芯片一实施例的唤醒控制模块电路图；
图3是本发明的双时钟低功耗芯片一实施例的2异步清零条件唤醒控制模块电路图；
图4是本发明的双时钟低功耗芯片一实施例的3异步清零条件唤醒控制模块电路图；
图5是本发明的双时钟低功耗芯片一实施例的时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
实施例一
一种双时钟低功耗芯片的唤醒方法，芯片具有低功耗模式和普通模式两种工作模式；
进入低功耗模式后，芯片的高频时钟发生器停止工作，关闭所有高频时钟；
进入普通模式后，芯片的高频时钟发生器开始工作；
在低功耗模式下，当芯片的唤醒控制模块输出唤醒信号之后，控制高频时钟发生器开始工作，退出低功耗模式；
其唤醒控制模块采用异步清零与同步清零相结合的方式；
基于异步清零条件产生异步清零信号用于对唤醒信号实现异步清零；
基于同步清零条件产生同步清零信号用于对唤醒信号实现异步清零。
实施例一的双时钟低功耗芯片的唤醒方法，其唤醒控制模块采用异步清零与同步清零相结合的方式，异步清零条件可对唤醒信号实现异步清零，在不需要异步清零的场景下，又可以对唤醒信号实现同步清零。可以避免惯用握手方式因“时钟关闭”及“低频时钟域唤醒信号持续时间不确定”导致的“唤醒失效”问题，既用异步逻辑解决了常规同步电路中要求两个时钟都存在的问题，又用同步控制兼顾了非低功耗应用的情况，达到正确应对各种应用场景的目的。
实施例二
一种双时钟低功耗芯片包括其包括唤醒控制模块、系统控制模块、高频时钟发生器及低频时钟发生器；
所述唤醒控制模块包括第一或门11、第二或门12、第一选择器2、第一D触发器31及第二D触发器32及第三D触发器33，如图2所示；
第一或门11的m个输入端用于接m个同步清零条件信号，输出端接第一选择器2的0输入端；任意一个同步清零条件信号为1状态时，第一或门11输出高电平；m为正整数；
第一选择器2的1输入端接高电平，控制端接唤醒条件信号，输出端接第一D触发器31的D端；当唤醒条件信号为0状态时，第一选择器2的输出电平同其0输入端一致；当唤醒条件信号为1状态时，第一选择器2的输出电平同其1输入端一致；
第二或门12的n个输入端用于接n个异步清零条件信号，输出端接第二D触发器32及第三D触发器33的清零端CLR；n为正整数；任意一个异步清零条件信号为1状态时，第二或门12输出高电平；32两个D触发器的第一个；
第二D触发器32的D端接高电平；
第二D触发器32的Q端接第三D触发器33的D端；
第三D触发器33的Q端接第一D触发器31的清零端CLR；
第一D触发器31、第二D触发器32及第三D触发器33的CP端均接所述低频时钟发生器产生的低频时钟信号；
第一D触发器31的Q端作为唤醒信号输出端。
所述系统控制模块，具有低功耗模式、普通模式两种工作模式；
进入低功耗模式后，系统控制模块控制芯片的高频时钟发生器停止工作，关闭所有高频时钟；
进入普通模式后，系统控制模块控制芯片的高频时钟发生器开始工作；
所述系统控制模块，在低功耗模式下，当第一D触发器31输出高电平唤醒信号之后，输出高频控制信号控制芯片的高频时钟发生器开始工作，退出低功耗模式；
fh≥2fl,fh为高频时钟发生器产生的高频时钟信号的频率，fl为低频时钟发生器产生的低频时钟信号的频率。
较佳的，所述唤醒条件信号出现的条件是：进入低功耗模式后，低频时钟的计数值达到设定值。
较佳的，双时钟低功耗芯片内设置有K个唤醒寄存器；
所述唤醒条件信号出现的条件是：进入低功耗模式后，所述K个唤醒寄存器通过芯片外接软件设置为设定唤醒状态值，K为正整数。
较佳的，fh为fl的4倍、5倍、10倍、16倍或2000倍等。
实施例二的双时钟低功耗芯片，其唤醒控制模块采用异步清零与同步清零相结合的方式，异步清零条件可对唤醒信号实现异步清零，在不需要异步清零的场景下，又可以对唤醒信号实现同步清零。实施例一的双时钟低功耗芯片，其时序如图5所示，clka为低频时钟，clkb为高频时钟，stop为进入低功耗模式信号，asynchronous clr表示异步清零信号(第二或门12输出)，synchronous clr表示同步清零信号(第一或门11输出)，wkup_flag表示唤醒标志信号，其唤醒控制模块不采用惯用的握手方式，可以在不同的时刻采用“异步清零+同步清零”的方式清除唤醒信号，可以避免惯用握手方式因“时钟关闭”及“低频时钟域唤醒信号持续时间不确定”导致的“唤醒失效”问题，既用异步逻辑解决了常规同步电路中要求两个时钟都存在的问题，又用同步控制兼顾了非低功耗应用的情况，达到正确应对各种应用场景的目的。
实施例三
基于实施例二的双时钟低功耗芯片，如图3所示，第一或门11的2个输入端接2个同步清零条件信号；
第一个同步清零条件信号出现的条件是：在低功耗模式下，唤醒时间小于低频时钟的周期，唤醒时间(t1，t2)为低功耗模式下的高电平唤醒信号持续时长；
第二个同步清零条件信号出现的条件是：不处于低功耗模式。
实施例三的双时钟低功耗芯片，其唤醒控制模块的同步清零条件包括“处于唤醒时间小于低频时钟周期的低功耗模式”及“不处于低功耗模式”，在非时钟关闭的模式产生同步清零信号，表示在非特殊的时刻，可以同步清除唤醒信号，也同样弥补了异步清零覆盖不到的情况。
实施例四
基于实施例一的双时钟低功耗芯片，如图3所示，第二或门12的2个输入端用于接2个异步清零条件信号；
第一个异步清零条件信号出现的条件是：退出低功耗模式的时刻；
第二个异步清零条件信号出现的条件是：进入低功耗模式的时刻。
实施例四的双时钟低功耗芯片，其唤醒控制模块的异步清零条件包括“退出低功耗模式”及“进入低功耗模式”，基于各种低功耗模式产生异步清零信号，表示在这几个特殊的时刻，要异步清除唤醒信号，防止信号挂起导致后续唤不醒。
实施例五
基于实施例二的双时钟低功耗芯片，如图4所示，双时钟低功耗芯片内设置有F个同步清零寄存器,F为正整数；
第一或门11的3个输入端接3个同步清零条件信号；
第一个同步清零条件信号出现的条件是：在低功耗模式下，唤醒时间小于低频时钟的周期，唤醒时间(t1，t2)为低功耗模式下的高电平唤醒信号持续时长；
第二个同步清零条件信号出现的条件是：不处于低功耗模式；
第三个同步清零条件信号出现的条件是：所述F个同步清零寄存器通过芯片外接软件设置为设定同步清零状态值。
实施例五的双时钟低功耗芯片，其唤醒控制模块同步清零条件包括“处于唤醒时间小于低频时钟周期的低功耗模式”、“不处于低功耗模式”及“软件控制不期望产生唤醒条件”，表示在非特殊的时刻，可以同步清除唤醒信号，也同样弥补了异步清零覆盖不到的情况。
实施例六
基于实施例一的双时钟低功耗芯片，如图4所示，双时钟低功耗芯片内设置有L个异步清零寄存器,L为正整数；
第二或门12的3个输入端用于接3个异步清零条件信号；
第一个异步清零条件信号出现的条件是：退出低功耗模式的时刻；
第二个异步清零条件信号出现的条件是：进入低功耗模式的时刻；
第三个异步清零条件信号出现的条件是：所述L个异步清零寄存器通过芯片外接软件设置为设定异步清零状态值。
实施例六的双时钟低功耗芯片，其唤醒控制模块的异步清零条件包括“退出低功耗模式”、“进入低功耗模式”及“软件控制不期望进入低功耗模式”，表示在这几个特殊的时刻，要异步清除唤醒信号，防止信号挂起导致后续唤不醒。
实施例七
基于实施例一的双时钟低功耗芯片，所述系统控制模块进入低功耗模式后，产生关闭控制信号到时钟控制模块，控制时钟控制模块产生高频时钟关闭信号关闭高频时钟发生器；
所述系统控制模块，在低功耗模式下，当第一D触发器31输出高电平唤醒信号，输出开启控制信号到时钟控制模块，控制时钟控制模块产生高频时钟开启信号开启高频时钟发生器，退出低功耗模式。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (11)

1.一种双时钟低功耗芯片，其特征在于，其包括唤醒控制模块及低频时钟发生器；
所述唤醒控制模块包括第一或门(11)、第二或门(12)、第一选择器(2)、第一D触发器(31)及第二D触发器(32)及第三D触发器(33)；
第一或门(11)的m个输入端用于接m个同步清零条件信号，输出端接第一选择器(2)的0输入端；任意一个同步清零条件信号为1状态时，第一或门(11)输出高电平；m为正整数；
第一选择器(2)的1输入端接高电平，控制端接唤醒条件信号，输出端接第一D触发器(31)的D端；当唤醒条件信号为0状态时，第一选择器(2)的输出电平同其0输入端一致；当唤醒条件信号为1状态时，第一选择器(2)的输出电平同其1输入端一致；
第二或门(12)的n个输入端用于接n个异步清零条件信号，输出端接第二D触发器(32)及第三D触发器(33)的清零端CLR；n为正整数；任意一个异步清零条件信号为1状态时，第二或门(12)输出高电平；32两个D触发器的第一个；
第二D触发器(32)的D端接高电平；
第二D触发器(32)Q端接第三D触发器(33)的D端；
第三D触发器(33)的Q端接第一D触发器(31)的清零端CLR；
第一D触发器(31)、第二D触发器(32)及第三D触发器(33)的CP端均接所述低频时钟发生器产生的低频时钟信号；
第一D触发器(31)的Q端作为唤醒信号输出端。
2.根据权利要求1所述的双时钟低功耗芯片，其特征在于，
双时钟低功耗芯片还包括系统控制模块及高频时钟发生器；
所述系统控制模块，具有低功耗模式、普通模式两种工作模式；
进入低功耗模式后，系统控制模块控制芯片的高频时钟发生器停止工作，关闭所有高频时钟；
进入普通模式后，系统控制模块控制芯片的高频时钟发生器开始工作；
所述系统控制模块，在低功耗模式下，当第一D触发器(31)输出高电平唤醒信号之后，输出高频控制信号控制芯片的高频时钟发生器开始工作，退出低功耗模式；
fh≥2fl,fh为高频时钟发生器产生的高频时钟信号的频率，fl为低频时钟发生器产生的低频时钟信号的频率。
3.根据权利要求2所述的双时钟低功耗芯片，其特征在于，
所述唤醒条件信号出现的条件是：进入低功耗模式后，低频时钟的计数值达到设定值。
4.根据权利要求2所述的双时钟低功耗芯片，其特征在于，
双时钟低功耗芯片内设置有K个唤醒寄存器；
所述唤醒条件信号出现的条件是：进入低功耗模式后，所述K个唤醒寄存器通过芯片外接软件设置为设定唤醒状态值，K为正整数。
5.根据权利要求2所述的双时钟低功耗芯片，其特征在于，
第一或门(11)的2个输入端接2个同步清零条件信号；
第一个同步清零条件信号出现的条件是：在低功耗模式下，唤醒时间小于低频时钟的周期，唤醒时间(t1，t2)为低功耗模式下的高电平唤醒信号持续时长；
第二个同步清零条件信号出现的条件是：不处于低功耗模式。
6.根据权利要求2所述的双时钟低功耗芯片，其特征在于，
第二或门(12)的2个输入端用于接2个异步清零条件信号；
第一个异步清零条件信号出现的条件是：退出低功耗模式的时刻；
第二个异步清零条件信号出现的条件是：进入低功耗模式的时刻。
7.根据权利要求2所述的双时钟低功耗芯片，其特征在于，
双时钟低功耗芯片内设置有F个同步清零寄存器,F为正整数；
第一或门(11)的3个输入端接3个同步清零条件信号；
第一个同步清零条件信号出现的条件是：在低功耗模式下，唤醒时间小于低频时钟的周期，唤醒时间为低功耗模式下的高电平唤醒信号持续时长；
第二个同步清零条件信号出现的条件是：不处于低功耗模式；
第三个同步清零条件信号出现的条件是：所述F个同步清零寄存器通过芯片外接软件设置为设定同步清零状态值。
8.根据权利要求2所述的双时钟低功耗芯片，其特征在于，
双时钟低功耗芯片内设置有L个异步清零寄存器,L为正整数；
第二或门(12)的3个输入端用于接3个异步清零条件信号；
第一个异步清零条件信号出现的条件是：退出低功耗模式的时刻；
第二个异步清零条件信号出现的条件是：进入低功耗模式的时刻；
第三个异步清零条件信号出现的条件是：所述L个异步清零寄存器通过芯片外接软件设置为设定异步清零状态值。
9.根据权利要求2所述的双时钟低功耗芯片，其特征在于，
所述系统控制模块进入低功耗模式后，产生关闭控制信号到时钟控制模块，控制时钟控制模块产生高频时钟关闭信号关闭高频时钟发生器；
所述系统控制模块，在低功耗模式下，当第一D触发器(31)输出高电平唤醒信号，输出开启控制信号到时钟控制模块，控制时钟控制模块产生高频时钟开启信号开启高频时钟发生器，退出低功耗模式。
10.根据权利要求2所述的双时钟低功耗芯片，其特征在于，
fh为fl的4倍、5倍、10倍、16倍或2000倍。
11.一种双时钟低功耗芯片的唤醒方法，其特征在于，
芯片具有低功耗模式和普通模式两种工作模式；
进入低功耗模式后，芯片的高频时钟发生器停止工作，关闭所有高频时钟；
进入普通模式后，芯片的高频时钟发生器开始工作；
在低功耗模式下，当芯片的唤醒控制模块输出唤醒信号之后，控制高频时钟发生器开始工作，退出低功耗模式；
其唤醒控制模块采用异步清零与同步清零相结合的方式；
基于异步清零条件产生异步清零信号用于对唤醒信号实现异步清零；
基于同步清零条件产生同步清零信号用于对唤醒信号实现异步清零。
CN202410270795.1A 2024-03-11 2024-03-11 双时钟低功耗芯片及唤醒方法 Pending CN118034457A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410270795.1A CN118034457A (zh) 2024-03-11 2024-03-11 双时钟低功耗芯片及唤醒方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410270795.1A CN118034457A (zh) 2024-03-11 2024-03-11 双时钟低功耗芯片及唤醒方法

Publications (1)

Publication Number Publication Date
CN118034457A true CN118034457A (zh) 2024-05-14

Family

ID=90996851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410270795.1A Pending CN118034457A (zh) 2024-03-11 2024-03-11 双时钟低功耗芯片及唤醒方法

Country Status (1)

Country Link
CN (1) CN118034457A (zh)

Similar Documents

Publication Publication Date Title
US5905766A (en) Synchronizer, method and system for transferring data
US5247656A (en) Method and apparatus for controlling a clock signal
TWI410791B (zh) 用以傳送及接收複數個資料位元的裝置與方法
US6107841A (en) Synchronous clock switching circuit for multiple asynchronous clock source
US7134035B2 (en) Method for generating a synchronization signal based on the clock ratio between two clock domains for data transfer between the domains
US6989695B2 (en) Apparatus and method for reducing power consumption by a data synchronizer
CN111147045B (zh) 一种超导电路的清零方法及系统
CN114546083B (zh) 一种复位同步器电路及其时钟门控方法
WO2002069499A2 (en) Divide-by-three circuit
US20030141908A1 (en) Clock ratio dsta synchronizer
CN108694146B (zh) 一种异步/同步接口电路
US5781765A (en) System for data synchronization between two devices using four time domains
US6140946A (en) Asynchronous serialization/deserialization system and method
JP2000341093A (ja) 低消費電力ディジタル論理回路
US5155745A (en) Synchronizer for asynchronous computer command data
CN118034457A (zh) 双时钟低功耗芯片及唤醒方法
EP0319184B1 (en) Two stage synchronizer
CN114185397B (zh) 跨时钟域数据传输电路及方法
US6079027A (en) Computer chip set for computer mother board referencing various clock rates
CN113504809A (zh) 一种多路时钟的动态切换方法、装置及系统
US6166574A (en) Circuit for turning on and off a clock without a glitch
US4801813A (en) Event distribution and combination system
US6016521A (en) Communication control device
US20020078328A1 (en) Pulse-controlled micropipeline architecture
JP3039441B2 (ja) 異クロック間同期エッジ検出方法および異クロック間同期エッジ検出方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination