JPS63100751A - メタルキヤツプ封止のセラミツクパツケ−ジ - Google Patents
メタルキヤツプ封止のセラミツクパツケ−ジInfo
- Publication number
- JPS63100751A JPS63100751A JP61245970A JP24597086A JPS63100751A JP S63100751 A JPS63100751 A JP S63100751A JP 61245970 A JP61245970 A JP 61245970A JP 24597086 A JP24597086 A JP 24597086A JP S63100751 A JPS63100751 A JP S63100751A
- Authority
- JP
- Japan
- Prior art keywords
- metal cap
- wiring
- substrate
- ceramic package
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 34
- 239000000919 ceramic Substances 0.000 title claims abstract description 30
- 238000007789 sealing Methods 0.000 title claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 239000000565 sealant Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、メタルキャップ封止のセラミ・７クパツケ
ージに関するものである。
ージに関するものである。
従来のメタルキャップ封止のセラミックパッケージにつ
いて、第２図を用いて説明する。第２図は、従来のメタ
ルキャップ封止のセラミックパッケージの断面図である
。第２図において、ｌはセラミック基板、２はメタルキ
ャップ、３はメタルキャップ２とセラミック基板１を接
着させるためのシール材、４は配線のための金属部分（
以下、配線という）、５は外部接続のためのピン、６は
内部配線４と外部ピン５とを結ぶスルーホールである。
いて、第２図を用いて説明する。第２図は、従来のメタ
ルキャップ封止のセラミックパッケージの断面図である
。第２図において、ｌはセラミック基板、２はメタルキ
ャップ、３はメタルキャップ２とセラミック基板１を接
着させるためのシール材、４は配線のための金属部分（
以下、配線という）、５は外部接続のためのピン、６は
内部配線４と外部ピン５とを結ぶスルーホールである。
このような従来のメタルキャップ封止のセラミックパッ
ケージではく内部の配線４を外部ピン５と接続するため
には、スルーホール６が必要である。これは、基板ｌ裏
面の外部ピン５を直接基板ＬＬの内部配線４と接続させ
ることができないためである。また、メタルキャップ２
を取り付けるために、少なくともＩＭのセラミック基板
１を内部配線４を有するセラミック基板■の上に瑣ねる
ようにしである。
ケージではく内部の配線４を外部ピン５と接続するため
には、スルーホール６が必要である。これは、基板ｌ裏
面の外部ピン５を直接基板ＬＬの内部配線４と接続させ
ることができないためである。また、メタルキャップ２
を取り付けるために、少なくともＩＭのセラミック基板
１を内部配線４を有するセラミック基板■の上に瑣ねる
ようにしである。
従来のメタルキャップ封止のセラミックパッケージは以
上のように、内部配線を有する基板とその上のメタルキ
ャップ取り付けのための基板との２層構造になっている
ので、組み立てたあとの厚さが厚くなり、また、基板を
貫通するスルーホールが必要であるため工程が多くなっ
て、コストがかかるという問題点があった。
上のように、内部配線を有する基板とその上のメタルキ
ャップ取り付けのための基板との２層構造になっている
ので、組み立てたあとの厚さが厚くなり、また、基板を
貫通するスルーホールが必要であるため工程が多くなっ
て、コストがかかるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、単純な構造で、製造工程数が少な（、コスト
の安価なメタルキャップ封止のセラミックパッケージを
得ることを目的とする。
たもので、単純な構造で、製造工程数が少な（、コスト
の安価なメタルキャップ封止のセラミックパッケージを
得ることを目的とする。
この発明に係るメタルキャップ封止のセラミックパッケ
ージは、内部配線と外部接続のためのピンとを接続する
ための配線を基板側面に設け、かつ、この内部配線とメ
タルキャップとの電気的短絡を防止するための保護膜を
設けたものである。
ージは、内部配線と外部接続のためのピンとを接続する
ための配線を基板側面に設け、かつ、この内部配線とメ
タルキャップとの電気的短絡を防止するための保護膜を
設けたものである。
この発明においては、基板側面の配線により内部配線と
基板裏面のピンとを接続し、かつ、内部配線とメタルキ
ャップとの電気的短絡を防止するための保護膜を設けた
ことにより、従来のようにメタルキャップ取り付けのた
めの２，１−目のセラミック基板を取り付ける必要がな
くなり、組み立てたあとの厚さが薄くなり、製造工程が
減る。
基板裏面のピンとを接続し、かつ、内部配線とメタルキ
ャップとの電気的短絡を防止するための保護膜を設けた
ことにより、従来のようにメタルキャップ取り付けのた
めの２，１−目のセラミック基板を取り付ける必要がな
くなり、組み立てたあとの厚さが薄くなり、製造工程が
減る。
（実施例〕
以下、この発明の一実施例を図について説明する。第１
図において、ｌはセラミック基板、２はメタルキャップ
、３はメタルキャップ２とセラミック基板１とを接着さ
せるためのシール材、４は配線、５は外部接続のための
ピン、６は配線４を裏面へまわすための基板側面の配線
、７は配線４とメタルキャップ２とを絶縁するための保
護膜である。
図において、ｌはセラミック基板、２はメタルキャップ
、３はメタルキャップ２とセラミック基板１とを接着さ
せるためのシール材、４は配線、５は外部接続のための
ピン、６は配線４を裏面へまわすための基板側面の配線
、７は配線４とメタルキャップ２とを絶縁するための保
護膜である。
このような本実施例によるメタルキャップ封止のセラミ
ックパッケージは、内部配線４を外部ピン５と接続する
ために、従来のようなスルーホールを使わずに基板側面
の配線６を使っている。このため、配線４がメタルキャ
ップ２の下を通ることになるので、その部分に絶縁のた
めの保護膜７を付けている。この保護膜７は、従来技術
の配線のある基板の上に重ねたセラミック基板と同じ役
割を果たしている。従って、基板の構造としては１７−
構造となり、組み立て後の全体の厚さを揄＃薄くするこ
とができ、Ｍ造工程数が減少でき、コストが低減できる
。
ックパッケージは、内部配線４を外部ピン５と接続する
ために、従来のようなスルーホールを使わずに基板側面
の配線６を使っている。このため、配線４がメタルキャ
ップ２の下を通ることになるので、その部分に絶縁のた
めの保護膜７を付けている。この保護膜７は、従来技術
の配線のある基板の上に重ねたセラミック基板と同じ役
割を果たしている。従って、基板の構造としては１７−
構造となり、組み立て後の全体の厚さを揄＃薄くするこ
とができ、Ｍ造工程数が減少でき、コストが低減できる
。
なお、上記実施例では全くスルーホールを設けない場合
を示したが、基板裏面まで達しないスルーホールが必要
な場合であってもよく、第３図にその例を示す。
を示したが、基板裏面まで達しないスルーホールが必要
な場合であってもよく、第３図にその例を示す。
以上のようにこの発明に係るメタルキャップ封止のセラ
ミックパフケージによれば、内部配線と外部接続のため
のピンとを接続するための配線を基板側面に設け、かつ
、この内部配線とメタルキャップとの電気的短絡を防止
するための保護Ｍ！を設けたので、厚さを薄くでき、製
造工程数を減少でき、コストを低減できるという効果が
ある。
ミックパフケージによれば、内部配線と外部接続のため
のピンとを接続するための配線を基板側面に設け、かつ
、この内部配線とメタルキャップとの電気的短絡を防止
するための保護Ｍ！を設けたので、厚さを薄くでき、製
造工程数を減少でき、コストを低減できるという効果が
ある。
第１図はこの発明の一実施例によるメタルキャップ封止
のセラミックパッケージの断面図、第２図は従来のメタ
ルキャップ封止のセラミックパッケージの断面図、第３
図はこの発明の他の実施例によるメタルキャップ封止の
セラミックパッケージの断面図である。 ｌはセラミック基板、２はメタルキャップ、３はシール
材、４は配線、５は外部接続のためのピン、６は基板側
面の配線、７は絶縁のための保護膜である。 なお、図中同一符号は、同−又は相当部分を示す。
のセラミックパッケージの断面図、第２図は従来のメタ
ルキャップ封止のセラミックパッケージの断面図、第３
図はこの発明の他の実施例によるメタルキャップ封止の
セラミックパッケージの断面図である。 ｌはセラミック基板、２はメタルキャップ、３はシール
材、４は配線、５は外部接続のためのピン、６は基板側
面の配線、７は絶縁のための保護膜である。 なお、図中同一符号は、同−又は相当部分を示す。
Claims (1)
- （１）内部配線を持つセラミック基板と、該セラミック
基板を封止するためのメタルキャップと、外部接続のた
めのピンとを有するメタルキャップ封止のセラミックパ
ッケージにおいて、 上記内部配線と上記ピンとを接続するための配線を上記
基板側面に備え、かつ、該内部配線と上記メタルキャッ
プとの電気的短絡を防止するための保護膜を備えたこと
を特徴とするメタルキャップ封止のセラミックパッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61245970A JPS63100751A (ja) | 1986-10-16 | 1986-10-16 | メタルキヤツプ封止のセラミツクパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61245970A JPS63100751A (ja) | 1986-10-16 | 1986-10-16 | メタルキヤツプ封止のセラミツクパツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63100751A true JPS63100751A (ja) | 1988-05-02 |
Family
ID=17141543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61245970A Pending JPS63100751A (ja) | 1986-10-16 | 1986-10-16 | メタルキヤツプ封止のセラミツクパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63100751A (ja) |
-
1986
- 1986-10-16 JP JP61245970A patent/JPS63100751A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915892B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS63100751A (ja) | メタルキヤツプ封止のセラミツクパツケ−ジ | |
| JPS61287254A (ja) | 半導体装置 | |
| JPS61147555A (ja) | 半導体装置 | |
| JPS63262860A (ja) | 混成集積回路装置 | |
| JPH0237761A (ja) | 混成集積回路装置 | |
| JP2661115B2 (ja) | Ｉｃカード | |
| JPS63114152A (ja) | 混成集積回路 | |
| JPH04247645A (ja) | 金属基板の実装構造 | |
| JPH02129926A (ja) | ボンディングパッド形成体 | |
| JP2743157B2 (ja) | 樹脂封止型半導体装置 | |
| JPH01273343A (ja) | リードフレーム | |
| JPS63147339A (ja) | 半導体装置 | |
| JPS60177656A (ja) | 半導体装置 | |
| JPS6038843A (ja) | 半導体装置およびその製造方法 | |
| JPS63248155A (ja) | 半導体装置 | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPS641077B2 (ja) | ||
| JPH01179439A (ja) | 樹脂封止形半導体装置 | |
| JPS63186481A (ja) | 光デイジタルリンク用セラミツクパツケ−ジ | |
| JPH077817B2 (ja) | 複合リードフレームの製造方法 | |
| JPH0794670A (ja) | 混成集積回路装置 | |
| JPS63262859A (ja) | 混成集積回路装置 | |
| JPH02109356A (ja) | 半導体装置 | |
| JPS59172756A (ja) | 半導体装置 |