JPS63262859A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS63262859A
JPS63262859A JP9900387A JP9900387A JPS63262859A JP S63262859 A JPS63262859 A JP S63262859A JP 9900387 A JP9900387 A JP 9900387A JP 9900387 A JP9900387 A JP 9900387A JP S63262859 A JPS63262859 A JP S63262859A
Authority
JP
Japan
Prior art keywords
resins
coating resin
junction coating
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9900387A
Other languages
English (en)
Inventor
Yasuichi Ikeda
池田 保一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9900387A priority Critical patent/JPS63262859A/ja
Publication of JPS63262859A publication Critical patent/JPS63262859A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、セラミック基板上にグイボンドまたはワイ
ヤボンドされた複数個の半導体素子を有する混成集積回
路装置に関するものである。
〔従来の技術] 第3図および第4図は従来の混成集積回路装置を示す平
面図および側面図であり、図において、1はセラミック
基板、2a、2bはセラミック基板1の表面部分にグイ
ボンドされた半導体素子、3は前記各半導体素子2a、
2bの上面に設けられている外部引き出し用の電極とセ
ラミック基板1の表面部分に形成されている図示しない
印刷配線の電極部分を接続する金属細線、4はセラミッ
ク基板上にグイボンドされた半導体素子2a、2bおよ
び金属細線3を覆って保護するゴム状ジャンクションコ
ーティングレジンである。なお、上記第3図および第4
図においては、セラミック基板1の表面に印刷されてい
る配線用の導体パターンおよび半導体素子以外の搭載部
品については、その図示を省略しである。
次に、上記構成による混成集積回路装置の組み立てにつ
いて説明する。まず、表面に図示しない配線用の導体パ
ターンが印刷されているセラミック基板1の表面部分に
おける予め定められた個所に、半導体素子2a、2bを
その外部引き出し用の電極が上となるようにグイボンド
する。次に、金属細線3を用いて半導体素子2a、2b
における外部引き出し用の電極と、セラミック基板1の
表面部分に設けられている端子部分とを接続する。
この様にして、半導体素子2a、2bとセラミック基板
1上に設けられている配線用の導体パターンとの電気的
接続が完了したならば、半導体素子2a、2bと金属細
線3を保護するために、シリコーン系のゴム状ジャンク
ションコーティングレジン4を塗布して覆うことにより
、該部分を保護する。また、ジャンクションコーティン
グレジンを使用する代わりに、中空キャップを使用して
、半導体素子2a、2bと金属細線3を封止する方法も
用いられているが、コストおよび作業性の点から、上述
したゴム状ジャンクションコーティングレジン4を塗布
して保護する方法が主流となっている。
[発明が解決しようとする問題点] 従来の混成集積回路装置は以上のように構成されている
ので、半導体素子の表面および半導体素子の電極と金属
細線との接続部分に対して、ゴム状ジャンクションコー
ティングレジンとの熱膨張係数の差によるストレスおよ
び機械的なストレスが加わることになり、これに伴って
信頼性が低下する問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、信頼性が大幅に向上すると共に、安価で作業
性の良い混成集積回路装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る混成集積回路装置は、セラミック基板上
にグイポンドあるいはワイヤボンドされた半導体素子の
表面のみに、ゲル状ジャンクションコーティングレジン
を塗布するものである。
〔作用〕
この発明における混成集積回路装置は、半導体素子の表
面にはゲル状ジャンクションコーティングレジンを塗布
した上にゴム状ジャンクションコーティングレジンが塗
布されることになる。そして、この場合におけるゲル状
ジャンクションコーティングレジンは、その材料の物性
上から、ゴム状ジャンクションコーティングレジンに比
較して、ストレスが大幅に緩くなる。この結果、半導体
素子の直上に位置する該ゲル状ジャンクシジンコーティ
ングレジンが、半導体素子の表面および半導体素子の電
極と金属細線との接続部分に加わるストレスを減少させ
て、該部分がストレスによって破損するのを防止しして
、信頼性を向上させることになる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第1
図および第2図は、この発明による混成集積回路装置の
平面図および側面図であって、第3図および第4図と同
一部分は同記号を用いて説明する。同図において、5は
半導体素子2a、2bの表面のみに塗布されたゲル状ジ
ャンクションコーティングレジンであって、このゲル状
ジャンクシジンコーティングレジン5の上に従来用いら
れていたゴム状ジャンクションコーティングレジン4が
塗布される。
このように、半導体素子の表面にゲル状ジャンクション
コーティングレジン5を塗布し、その上に従来のゴム状
ジャンクションコーティングレジン4を塗布した構造に
おいては、ゲル状ジャンクションコーティングレジン5
が、半導体素子2a。
2bの表面と、半導体素子2a、2b上の電極と金属細
線3との接続点部分を覆い、その外側をゴム状ジャンク
ションコーティングレジン4によって覆われることにな
る。
ここで、ゲル状ジャンクションコーティングレジン5は
、ゴム状ジャンクションコーティングレジン4に比較し
て、その材料の物性上から、半導体素子2a、2bおよ
び金属細線3に対して与える熱膨張係数の差および機械
的なストレスが極めて小さいものとなる。この結果、半
導体素子の表面に接す該ゲル状ジャンクションコーティ
ングレジン5が、半導体素子2a、2bおよび金属細線
3の接続部分に与えるストレスを大幅に減少させること
から、従来に比較して信頼性が大幅に向上することにな
る。
なお、ゲル状ジャンクションコーティングレジン5の上
には、従来のゴム状ジャンクションコーティングレジン
4が塗布されているので、該ゴム状ジャンクションコー
ティングレジン4による効果は従来のまま保持すること
になる。
〔発明の効果〕
以上のように、この発明によれば混成集積回路装置にお
ける半導体素子の封止を、ゲル状ジャンクシッンコーテ
ィングレジンとゴム状ジャンクションコーティングレジ
ンを順次塗布する二重封止構造としたものであるために
、半導体素子および金属細線の接続部分に与えるストレ
スが大幅に減少する。この結果、従来の効果を失うこと
なく、高密度実装に適した低コストで信頼性の高い混成
集積回路装置が得られる効果を有する。
【図面の簡単な説明】
第1図および第2図はこの発明による混成集積回路装置
の一実施例を示す平面図および側面図、第3図および第
4図は従来の混成集積回路装置の平面図および側面図で
ある。 1はセラミック基板、2a、2bは半導体素子、3は金
属細線、4はゴム状ジャンクションコーティングレジン
、5はゲル状ジャンクションコーティングレジン。 なお、図中同一符号は同−又は相当部分を示す。 代理人  大 岩 増 雄 (外2名)1・・・セラミ
ンク基板 2a、2b・・・半導体素子 3・・・金属細線 4・・・ゴム状ジャンクションコーティング5・・・ゲ
ル状ジャンクシッンコーティング第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1.  導体パターンを有する基板上に半導体素子をマウント
    し、この半導体素子の表面に設けられている電極と前記
    基板上の導体パターンを金属細線によって接続した構造
    を有する混成集積回路装置において、前記半導体素子の
    表面をゲル状ジャンクションコーティングレジンによっ
    て覆い、その上をゴム状ジャンクションコーティングレ
    ジンによって二重に覆ったことを特徴とする混成集積回
    路装置。
JP9900387A 1987-04-21 1987-04-21 混成集積回路装置 Pending JPS63262859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9900387A JPS63262859A (ja) 1987-04-21 1987-04-21 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9900387A JPS63262859A (ja) 1987-04-21 1987-04-21 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS63262859A true JPS63262859A (ja) 1988-10-31

Family

ID=14234829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9900387A Pending JPS63262859A (ja) 1987-04-21 1987-04-21 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS63262859A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170441A (ja) * 1988-12-22 1990-07-02 Fuji Electric Co Ltd 電子部品実装プリント基板装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170441A (ja) * 1988-12-22 1990-07-02 Fuji Electric Co Ltd 電子部品実装プリント基板装置

Similar Documents

Publication Publication Date Title
US7247944B2 (en) Connector assembly
JPS63262859A (ja) 混成集積回路装置
JPS61147555A (ja) 半導体装置
JPH02125454A (ja) 樹脂封止型半導体装置
JPH0511660B2 (ja)
JP2001196505A (ja) 半導体チップ表面露出型の樹脂封止半導体パッケージ
JPS62296541A (ja) 樹脂封止型半導体装置
JPS634651A (ja) 半導体装置
JPH01257361A (ja) 樹脂封止型半導体装置
JPH01135052A (ja) 半導体装置およびその製造方法
JP3337526B2 (ja) パッケージ型半導体部品の構造
JPH03255655A (ja) 半導体装置
JPH11150208A (ja) 半導体素子の実装方法
JPS617638A (ja) 半導体装置
JPH04192421A (ja) 半導体装置
JPS6120780Y2 (ja)
JPH0493052A (ja) 半導体集積回路装置
JP2533750B2 (ja) 樹脂封止型半導体装置
JPH0346358A (ja) 樹脂封止型半導体装置及びその製造方法
JPH05166970A (ja) 半導体装置
JPH05218271A (ja) Icパッケージ
JPS6245159A (ja) 半導体装置
JPH05335447A (ja) 半導体素子の実装封止構造
JPH06242458A (ja) 液晶表示装置
JPS63169746A (ja) 半導体装置