JP2533750B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2533750B2
JP2533750B2 JP7023686A JP2368695A JP2533750B2 JP 2533750 B2 JP2533750 B2 JP 2533750B2 JP 7023686 A JP7023686 A JP 7023686A JP 2368695 A JP2368695 A JP 2368695A JP 2533750 B2 JP2533750 B2 JP 2533750B2
Authority
JP
Japan
Prior art keywords
semiconductor element
internal lead
group
back surface
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7023686A
Other languages
English (en)
Other versions
JPH07254681A (ja
Inventor
誠 北野
朝雄 西村
英生 三浦
昭弘 矢口
末男 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7023686A priority Critical patent/JP2533750B2/ja
Publication of JPH07254681A publication Critical patent/JPH07254681A/ja
Application granted granted Critical
Publication of JP2533750B2 publication Critical patent/JP2533750B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
係り、特に大型の半導体素子を搭載するに好適な高信頼
性のパッケージ構造に関する。
【0002】
【従来の技術】従来の樹脂封止型半導体装置は、リード
フレームに形成された外部リード端子群の他に各リード
端子と電気的に絶縁されたタブ(パッド,アイランド部
とも言う)を有して、このタブ上に半導体素子を搭載し
ていた。しかしこのタイプはリード端部とタブとの絶縁
の為のスペースや素子とタブとの位置ずれを考慮した余
裕部分等を要するから限られた大きさの樹脂封止内でよ
り半導体素子を大形化することは期待できなかった。
【0003】この欠点を回避すべく外部リード端子を延
長してそのリード端子群上面に半導体素子を搭載しよう
とする考え方がある。所謂タブレス構造と称し、特開昭
61−258458号公報に示されている。このパッケージ構造
においては素子下面とリード端子上面泊を電気的に絶縁
する必要がある。
【0004】
【発明が解決しようとする課題】上記従来技術は素子下
面〜リード端子上面間の全面すなわち素子下面の全面に
封止樹脂とは異なる電気絶縁層を設けているが、このタ
イプはヒートサイクルをかけると電気絶縁層端部から封
止樹脂部内にクラックが生じる。これは半導体素子と封
止樹脂との線膨張係数差に起因し、この部分への熱応力
集中にて封止樹止が疲労破壊することに依ると考えられ
る。更にこの種のパッケージ構造は吸湿後の加熱によ
り、素子下面と電気絶縁層内に水蒸気が溜ることに起因
して蒸気圧による樹脂部クラックも発生する。
【0005】本発明の目的はヒートサイクルや吸湿加熱
によるクラックを防止し得る所謂タブレス型の樹脂封止
型半導体装置を提供するにある。
【0006】
【課題を解決するための手段】上記目的は、樹脂のクラ
ックが発生するパッケージの中央部分に電気絶縁物を設
けないで、封止樹脂により素子とリードフレームの電気
絶縁を行うことにより達成される。
【0007】第1番目の発明は、長方形の両方の長辺中
央部近傍を除いた領域に電極群を有する半導体素子と,
該半導体素子の回路形成面の裏面に対向する位置に設け
られた内部リード群と,該各内部リードと前記半導体素
子を電気的に絶縁する手段と,該内部リードと前記電極
群の電極とを電気的に接続するワイヤと,以上の部品を
モールドする封止樹脂と,前記各内部リードに連続し、
前記封止樹脂の外部に突出する外部リードの群とを備え
てなる樹脂封止型半導体装置において、前記絶縁手段
は、少なくとも前記半導体素子の電極群直下において前
記内部リード群を横断するように前記半導体素子の回路
形成面の裏面と前記内部リード群の双方に接着された長
尺のテープ状物と,該テープ状物が接着されていない残
りの該素子裏面に直接続する前記封止樹脂とを含み、更
に前記内部リードの内前記半導体素子裏面に対向してか
つ前記テープ状物の接着されていない領域上面には前記
テープ状物及び封止樹脂とは別の電気絶縁層を形成し、
更に該絶縁層上面と前記素子裏面との間にも前記封止樹
脂を介在させることを特徴とする。
【0008】第2番目の発明は、同じ前提の樹脂封止型
半導体装置において、前記絶縁手段は、少なくとも前記
半導体素子の電極群直下において前記内部リード群を横
断するように前記半導体素子の回路形成面の裏面と前記
内部リード群の双方に接着された長尺のテープ状物と,
該テープ状物が接続されていない残りの該素子裏面に直
接接する前記封止樹脂とを含み、更に前記内部リードの
内前記半導体素子裏面に対向してかつ前記テープ状物の
接着されていない領域を下方に突出するよう段差部を形
成して素子下面〜リード上面の間隔を大きくし、該下方
突出領域上面とを前記素子裏面との間にも前記封止樹脂
を介在させることを特徴とする。
【0009】本発明に代表されるパッケージ構造は、封
止樹脂で成形されたパッケージの長手方向の一方の側面
または両側面に外部端子リードを配置し、長手方向の両
端部に電極を具備する素子を設け、この素子の下面に前
記外部端子リードのリードフレームを前記素子の電極部
位置まで延長せしめ、そのリードフレームの延長先端部
と前記素子の電極部をワイヤで接続するように構成した
構造であって、前記素子の両電極部の下面と前記リード
フレームの間にシート状(テープ状)の電気絶縁物を設
け、前記素子の下面とリードフレームと前記電気絶縁物
に囲まれた空間に前記封止樹脂を流し込むことにより、
素子とリードフレームの電気的絶縁を行うことになる。
【0010】この場合、素子下方に位置するリードフレ
ームの前記電気絶縁物が設けられている部分以外の部分
に前記電気絶縁物より薄い第2の電気絶縁物をリードフ
レームの素子と対向する面に設けることが望ましい。ま
た、素子の両電極部の下面とリードフレームの間に設け
たシート状の電気絶縁物の厚さを素子の厚さの1/2以
上にすることが好ましい。
【0011】更に、素子の両電極部の下面とリードフレ
ームの間に設けた電気絶縁物に接続するリードフレーム
に段差を設け、電気絶縁物に接続するリードフレームの
面とこれに対向する素子下面の距離が、前記電気絶縁物
の側面と素子裏面と内部リードの中央側延長部(前記電
気絶縁物に覆われていないはみ出し部分)の上面間にて
囲まれた部分における内部リードの面(つまり内部リー
ドの中央側延長部の面)とこれに対向する素子下面の距
離よりも小さくすることが好ましい。
【0012】一方、素子の両電極部の下面とリードフレ
ームの間に位置する電気絶縁物と素子下面とリードフレ
ームに囲まれた空間に、前記電気絶縁物と同一厚さの電
気絶縁物を設け、この電気絶縁物の素子短辺に平行な方
向の寸法が素子短辺の寸法より短くすることも有効であ
る。
【0013】尚、上記各態様において、素子下面とリー
ドフレーム上面間に位置する電気絶縁物は一体化するこ
とが望ましい。
【0014】ここで本願明細書における「上面」の語は
各添付図面に示される各構成部品についての上面、すな
わち紙面上方の面を示し、「下面」の語は同じく紙面下
方の面を示す。
【0015】
【作用】前述したように、樹脂のクラックは、最大応力
が発生するパッケージ中央部分の電気絶縁物端部に接す
る樹脂に応力が集中することにより発生する。本発明の
構成によれば、樹脂クラックが発生するパッケージ中央
部の素子とリードフレームの電気絶縁を電気絶縁物では
なく、封止樹脂により行い、樹脂クラックの発生原因を
取り除いた。このため、樹脂クラックは発生しない。
【0016】
【実施例】以下、本発明の実施例を図面に従って説明す
る。
【0017】図1は本発明に係る樹脂封止型半導体装置
の一実施例の斜視図である。図は理解を助ける為に一部
を取り除いて示してある。
【0018】パッケージの長手方向に設けられた外部端
子リード4−1,4−2,…,4−iは、半導体素子1
の下面を通り、少なくとも電極6の近傍直下まで延長さ
れている。電極6は半導体素子1の上面の長手方向両端
部に夫々配列されている。電極6とリードフレームの延
長先端部4−1a,4−2a,…,4−iaは、ワイヤ
3により電気的に接続されている。半導体素子1の両電
極部下面とリードフレーム4の間には、テープ状の電気
絶縁物7a,7bが設けられており、半導体素子1の下
面とリードフレーム4の上面と電気絶縁物7a,7bと
により囲まれた平面状の空間には、封止樹脂5が流し込
まれている。
【0019】図2は上記実施例装置の平面図であり、半
導体素子1から上の部分を取り除いた図である。半導体
素子1が搭載される範囲を一点鎖線で示してある。
【0020】図3は図2のA−A断面図である。テープ
状物の電気絶縁物7a,7bは半導体素子1の長手方向
両端部の下面に設ける。
【0021】更に本実施例においては、半導体素子1の
電極6が設けられている部分の下面とリードフレーム4
との間のテープ状の電気絶縁物7a,7bに加えて、電
気絶縁物7aと7bとの間の部分のリードフレーム4の
上面(つまり延長領域)には、電気絶縁物7a,7bよ
り薄い第2の電気絶縁物12が設けられている。
【0022】上記のようにパッケージを構成することに
より仮に図4に示すように半導体素子1の下部に位置す
るリードフレームに曲げ変形部13が生じても、リード
フレーム4と半導体素子1との短絡を防止することがで
きる。この電気絶縁物12は、電気絶縁物7a,7bと
同様のテープ状のものをリードフレームの上面に接着し
て形成する他、リードフレームの上面に絶縁塗料を塗布
することによって形成しても良い。更に中央部に凹部を
設けた電気絶縁物を用いることによって電気絶縁物7
a,7b,12を一体化しても良い。
【0023】加えて本実施例によれば、封止樹脂の最大
応力が発生する部分11a,11bに応力集中が生じる
ような電気絶縁物は存在しないから、温度変化に対する
樹脂クラックは発生しない。
【0024】また、加熱時に水蒸気が発生し易い半導体
素子と絶縁物の界面も最大応力が発生する部分に存在し
ないので、吸湿による樹脂クラックの発生も無い。
【0025】図5は、第1実施例において、封止樹脂の
最大応力が発生するパッケージ中央部における半導体素
子1の側面およびその延長線に接する封止樹脂の熱応力
の分布を有限要素法により計算した結果を示す。熱応力
は、半導体素子1のコーナ部1a,1bに応力集中が生
じ、大きな値となる。更に、外部端子リード4と封止樹
脂5の線膨張係数の差による熱応力も発生するため、半
導体素子1のコーナ部1bの応力は、コーナ部1aの応
力よりも大きくなっている。しかし、半導体素子1の厚
さの1/2の距離以上にコーナ部1aから離れた位置で
は、応力は急激に小さくなる。
【0026】そこで図6に示す第2実施例のように、リ
ードフレーム4に段差部15を設け、半導体素子1と外
部端子リードを離すことにより、半導体素子1と封止樹
脂5および外部端子リード4と封止樹脂5の線膨張係数
差による2つの熱応力が重なる領域がなくなり、その結
果、封止樹脂5に発生する最大応力を小さくすることが
できる。
【0027】尚、本例の段差部はリードフレーム先端の
折曲げによるが、リードフレーム先端の肉厚を先端につ
いて薄くすることによっても同効果を奏する。
【0028】
【発明の効果】本発明によれば内蔵する半導体素子を大
形にしてもヒートサイクルや吸湿後加熱によるクラック
が防止し得るので装置の信頼性を大幅に向上させる効果
が得られる。
【図面の簡単な説明】
【図1】本発明に係る樹脂封止型半導体装置の第1実施
例の斜視図である。
【図2】図1の実施例の平面図である。
【図3】図2のA−A断面図である。
【図4】図2のA−A断面図である。
【図5】図1の実施例の応力分布図である。
【図6】本発明の第2実施例による半導体装置の断面図
である。
【符号の説明】
1…半導体素子、3…ワイヤ、4…リードフレーム、4
−ia…リードフレーム延長先端部、5…封止樹脂、6
…電極、7a,7b,12…電気絶縁物、15…リード
フレーム段差部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (72)発明者 河合 末男 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】長方形の両方の長辺中央部近傍を除いた領
    域に電極群を有する半導体素子と,該半導体素子の回路
    形成面の裏面に対向する位置に設けられた内部リード群
    と,該各内部リードと前記半導体素子を電気的に絶縁す
    る手段と,該内部リードと前記電極群の電極とを電気的
    に接続するワイヤと,以上の部品をモールドする封止樹
    脂と,前記各内部リードに連続し、前記封止樹脂の外部
    に突出する外部リードの群とを備えてなる樹脂封止型半
    導体装置において、前記絶縁手段は、少なくとも前記半
    導体素子の電極群直下において前記内部リード群を横断
    するように前記半導体素子の回路形成面の裏面と前記内
    部リード群の双方に接着された長尺のテープ状物と,該
    テープ状物が接着されていない残りの該素子裏面に直接
    続する前記封止樹脂とを含み、更に前記内部リードの内
    前記半導体素子裏面に対向してかつ前記テープ状物の接
    着されていない領域上面には前記テープ状物及び封止樹
    脂とは別の電気絶縁層を形成し、更に該絶縁層上面と前
    記素子裏面との間にも前記封止樹脂を介在させることを
    特徴とする樹脂封止型半導体装置。
  2. 【請求項2】長方形の両方の長辺中央部近傍を除いた領
    域に電極群を有する半導体素子と,該半導体素子の回路
    形成面の裏面に対向する位置に設けられた内部リード群
    と,該各内部リードと前記半導体素子を電気的に絶縁す
    る手段と,該内部リードと前記電極群の電極とを電気的
    に接続するワイヤと,以上の部品をモールドする封止樹
    脂と,前記各内部リードに連続し、前記封止樹脂の外部
    に突出する外部リードの群とを備えてなる樹脂封止型半
    導体装置において、前記絶縁手段は、少なくとも前記半
    導体素子の電極群直下において前記内部リード群を横断
    するように前記半導体素子の回路形成面の裏面と前記内
    部リード群の双方に接着された長尺のテープ状物と,該
    テープ状物が接着されていない残りの該素子裏面に直接
    接する前記封止樹脂とを含み、更に前記内部リードの内
    前記半導体素子裏面に対向してかつ前記テープ状物の接
    着されていない領域を下方に突出するよう段差部を形成
    して素子下面〜リード上面の間隔を大きくし、該下方突
    出領域上面と前記素子裏面との間にも前記封止樹脂を介
    在させることを特徴とする樹脂封止型半導体装置。
JP7023686A 1995-02-13 1995-02-13 樹脂封止型半導体装置 Expired - Lifetime JP2533750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7023686A JP2533750B2 (ja) 1995-02-13 1995-02-13 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7023686A JP2533750B2 (ja) 1995-02-13 1995-02-13 樹脂封止型半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62270180A Division JP2644773B2 (ja) 1987-10-28 1987-10-28 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH07254681A JPH07254681A (ja) 1995-10-03
JP2533750B2 true JP2533750B2 (ja) 1996-09-11

Family

ID=12117338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7023686A Expired - Lifetime JP2533750B2 (ja) 1995-02-13 1995-02-13 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2533750B2 (ja)

Also Published As

Publication number Publication date
JPH07254681A (ja) 1995-10-03

Similar Documents

Publication Publication Date Title
JP2528991B2 (ja) 樹脂封止型半導体装置及びリ―ドフレ―ム
KR970067736A (ko) 리이드 프레임과 그것을 사용한 반도체장치 및 그 제조방법
US5434449A (en) Semiconductor device in a single package with high wiring density and a heat sink
JP2533750B2 (ja) 樹脂封止型半導体装置
JP2569008B2 (ja) 半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JP2533751B2 (ja) 樹脂封止型半導体装置
JP2644773B2 (ja) 樹脂封止型半導体装置
JPS61258458A (ja) 樹脂封止ic
JP2713141B2 (ja) 半導体装置
JP3134445B2 (ja) 樹脂封止型半導体装置
JPH0382059A (ja) 樹脂封止型半導体装置
JPH06112398A (ja) 樹脂封止型半導体装置
JPH01257361A (ja) 樹脂封止型半導体装置
JP3406147B2 (ja) 半導体装置
JPS5949695B2 (ja) ガラス封止半導体装置の製法
JP2542274Y2 (ja) 半導体装置
JPS6138193Y2 (ja)
JP2651132B2 (ja) 半導体装置
JP2911850B2 (ja) 樹脂封止半導体装置
JP2563507Y2 (ja) 半導体装置
JPH05218271A (ja) Icパッケージ
JPS60226152A (ja) リ−ドフレ−ム
JPS63169746A (ja) 半導体装置
JP2715965B2 (ja) 樹脂封止型半導体装置