JP2651132B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2651132B2
JP2651132B2 JP7232322A JP23232295A JP2651132B2 JP 2651132 B2 JP2651132 B2 JP 2651132B2 JP 7232322 A JP7232322 A JP 7232322A JP 23232295 A JP23232295 A JP 23232295A JP 2651132 B2 JP2651132 B2 JP 2651132B2
Authority
JP
Japan
Prior art keywords
resin
lead
stress
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7232322A
Other languages
English (en)
Other versions
JPH0855934A (ja
Inventor
末男 河合
朝雄 西村
誠 北野
英生 三浦
昭弘 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7232322A priority Critical patent/JP2651132B2/ja
Publication of JPH0855934A publication Critical patent/JPH0855934A/ja
Application granted granted Critical
Publication of JP2651132B2 publication Critical patent/JP2651132B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置のパッケー
ジ構造に係り、特に大型の素子を搭載した高信頼度のパ
ッケージ構造に関する。
【0002】
【従来の技術】従来の半導体装置の一つである樹脂封止
半導体装置の断面構造を図8に示す。従来は、タブ2の
上に素子1’を接合し、外部端子リード4と素子1’の
電極6’は、外部端子リード4’にワイヤ3により電気
的に接続されている。このような構造では、ワイヤ3を
外部端子リード4’に接続する部分X1,外部端子リー
ド4とタブ2を絶縁する部分X2,素子1’とタブ2の
位置ずれに対する余裕部分X3が必要となり、素子の大
形化を妨げていた。
【0003】この問題を回避する従来技術としては、図
9に示すように、素子の電極6を素子の長手方向の両端
部に設け、この素子1の下面に外部端子リード4−1,
4−2,…,4−iを素子1の電極6の位置まで延長
し、そのリードフレームの延長先端部4−1a,4−2
a,…,4−iaと電極6をワイヤ3により電気的に接
続する技術が特開昭61-258458号公報あるいは特開昭61-
218139号公報に記載されている。この従来技術では、素
子とリードフレームの間の電気絶縁物の寸法を矩形の
長,短辺とも素子の長,短辺寸法よりも大きくして素子
とリードフレームの電気的絶縁を行っていた。
【0004】
【発明が解決しようとする課題】このようにパッケージ
を構成することにより、大形の素子を搭載することが可
能になるが、このパッケージに繰返しの温度変化を与え
ると、図10,図11に示すようなクラックが発生する
ことがある。ここで図11は図10のAA断面を示す図
である。電気絶縁物7の端部からのクラック8が発生す
る原因は、電気絶縁物7が軟質(フィルム)で応力をほ
とんど分担しないため、その端部に接する樹脂に素子1
と樹脂5との線膨張係数の差による熱応力が集中し、樹
脂5が疲労破壊するためである。また、外部端子リード
4間に発生するレジンクラック9は外部端子コーナ部の
応力集中により発生する。このクラックの発生には、電
気絶縁物7のコーナ部から発生したクラック8により、
外部端子間の応力が増大することが原因の一つになって
いる。従って、外部端子コーナ部のクラック9は電気絶
縁物コーナ部からのクラック8に比し、従属的なクラッ
クである。以上のような構成によるタブレスパッケージ
では、従来構造のパッケージに比べ、熱疲労寿命は1/
10程度に低下することがあり、信頼性の点で必ずしも
満足できるものではなかった。このため、温度サイクル
等による信頼性の向上が切望されていた。
【0005】
【課題を解決するための手段】上記課題は、半導体素子
と、半導体素子にワイヤーボンディングされるリードと
を備え、リ−ドは、半導体素子の外縁部におけるリード
と半導体素子との対向する面の間隔が、半導体素子の外
縁部よりも内側におけるリードと半導体素子との対向す
る面の間隔よりも大きくなるように配設されており、リ
ードと半導体素子との対向する面の間隔が大きくなって
いる領域に樹脂が介在している半導体装置により解決す
ることができる。
【0006】
【作用】半導体素子の外縁部におけるリードと半導体素
子との対向する面の間隔を、半導体素子の外縁部よりも
内側におけるリードと半導体素子との対向する面の間隔
よりも大きくすることにより、リードの位置がレジン応
力が最も高くなる半導体素子の外縁部近傍からレジン応
力が低くなる位置に移動するので、半導体素子の外縁部
のリードからのレジンクラックを防止できる。
【0007】
【実施例】以下、本発明を図を用いて説明する。図1は
一般的なパッケージの上半分の樹脂を除去したパッケー
ジの平面図である。ここで、本願発明の背景を図2乃至
図4で説明するが、図2は図1のAA断面図、図3は、
素子/レジン端部の拡大図である。
【0008】素子寸法を一定とし、電気絶縁物の寸法を
変えた場合のレジン応力の変化の様子を図4に示す。図
4において、x>0μm{x=(電気絶縁物寸法−素子
寸法)/2}の従来構造においては、電気絶縁物端部の
点aで、応力集中のため、過大な応力が発生し、レジン
クラックの原因となる。絶縁物寸法と素子寸法との差x
が小さくなるにつれて絶縁物端部の点aの応力は若干減
少する。これは、xの値が小さくなるにつれて絶縁物端
部とレジン端部との距離(図11のd)が大きくなるた
めである。しかし、レジンクラックが発生しないほどに
は低下しない。
【0009】絶縁物の寸法が素子寸法より小さくなると
(xが負の値をとる)a点の応力集中は不連続的に小さ
くなり、ほとんど応力集中はなくなる。逆にこのとき、
素子端部の点bの応力が大きくなるがレジンと素子のは
く離が生じなければ発生応力はさほど高くならず、レジ
ンクラックを発じないレベルに抑えられる。例えば、S
i素子と接着性の良好な海島レジンを選べばよい。例え
ば、従来構造においてx=100μmであったものを本
発明のようにx=−100μmとすれば、レジン発生応
力は図4中のσ1,σ2となり、本実施例の応力は従来品
の応力に比し約40%低下する。
【0010】なお、電気絶縁物の矩辺側寸法を素子短辺
側寸法よりも100μm程度小さくしても、製造上、な
んらの不都合も生じない。
【0011】図5は本発明の一実施例を示したものであ
り、リード絶縁物端面近くから下方に段差をつけ、素子
下面とリード上面との距離eを拡げたものである。その
効果を図6により説明する。図6(a)はタブレスパッ
ケージ部分横断面図を示し、図中のA−A部のレジン応
力分布を(b)に示す。素子側面のレジン応力が最も高
く、パッケージ厚み方向距離で、素子より離れるにつれ
てレジン応力は急激に低下する。このため、リードに段
差をつけることにより、リード上面付近のレジン応力は
に示すようにσ 3 からσ4に低下し、これにより、外
部リードからのレジンクラックを防止することができ
る。
【0012】図7はの実施例であり、図5の実施例の
構造に加え、素子裏面外周部にを設けた。これによ
り、安定して素子とレジンが固定され、素子/レジンの
はく離による素子端部のレジンの応力集中を防止でき
る。
【0013】
【発明の効果】本発明によれば、リードの位置がレジン
応力が最も高くなる半導体素子の外縁部近傍からレジン
応力が低くなる位置に移動するので、半導体素子の外縁
部のリードからのレジンクラックを防止できる。
【図面の簡単な説明】
【図1】一般的な半導体装置の平面図である。
【図2】図1のAA線断面図である。
【図3】図2の素子/レジン端部拡大図である。
【図4】電気絶縁物及び素子端部のレジン応力を示す図
である。
【図5】本発明の実施例を示す半導体装置の部分横断
面図である。
【図6】図5の半導体装置の部分横断面図(a)とAA
線上の応力分布(b)を示す図である。
【図7】本発明の他の実施例を示す半導体装置の部分横
断面図である。
【図8】従来の半導体装置の横断面図である。
【図9】大形素子の搭載を可能とした従来の半導体装置
の斜射図である。
【図10】大形素子の搭載を可能とした従来の半導体装
置の故障モードを示す図である。
【図11】大形素子の搭載を可能とした従来の半導体装
置の故障モードを示す部分横断面図である。
【符号の説明】
1,1’…素子、2…タブ、3…ワイヤ、4,4’…リ
ードフレーム、5…レジン、6,6’…電極、7…電気
絶縁物、8…電気絶縁物端部クラック、9…外部端子間
クラック。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 英生 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (56)参考文献 特開 昭62−2560(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子と、この半導体素子にワイヤー
    ボンディングされるリードとを備え、このリ−ドは、前
    記半導体素子の外縁部におけるこのリードと前記半導体
    素子との対向する面の間隔が、前記半導体素子の外縁部
    よりも内側におけるこのリードと前記半導体素子との対
    向する面の間隔よりも大きくなるように配設されてお
    り、前記リードと前記半導体素子との対向する面の間隔
    が大きくなっている領域に樹脂が介在している半導体装
    置。
JP7232322A 1995-09-11 1995-09-11 半導体装置 Expired - Lifetime JP2651132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7232322A JP2651132B2 (ja) 1995-09-11 1995-09-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7232322A JP2651132B2 (ja) 1995-09-11 1995-09-11 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62232201A Division JPH0828462B2 (ja) 1987-09-18 1987-09-18 樹脂封止半導体装置

Publications (2)

Publication Number Publication Date
JPH0855934A JPH0855934A (ja) 1996-02-27
JP2651132B2 true JP2651132B2 (ja) 1997-09-10

Family

ID=16937389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7232322A Expired - Lifetime JP2651132B2 (ja) 1995-09-11 1995-09-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2651132B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622560A (ja) * 1985-06-27 1987-01-08 Toshiba Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JPH0855934A (ja) 1996-02-27

Similar Documents

Publication Publication Date Title
JP2528991B2 (ja) 樹脂封止型半導体装置及びリ―ドフレ―ム
US5933327A (en) Wire bond attachment of a integrated circuit package to a heat sink
US5365409A (en) Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US5900671A (en) Electronic component including conductor connected to electrode and anodically bonded to insulating coating
KR100199262B1 (ko) 반도체장치 및 그 제조방법
KR960012647B1 (ko) 반도체장치 및 그 제조방법
JP2828056B2 (ja) 半導体装置及びその製造方法
JP2651132B2 (ja) 半導体装置
JP2911850B2 (ja) 樹脂封止半導体装置
JPH0645504A (ja) 半導体装置
JPH0828462B2 (ja) 樹脂封止半導体装置
JP2810626B2 (ja) 半導体装置
WO1993017455A2 (en) Integrated-circuit package configuration for packaging an integrated-circuit die and method of packaging an integrated-circuit die
JP2817821B2 (ja) 半導体装置
JP3372169B2 (ja) 半導体パッケージ
JPS6046038A (ja) 集積回路装置
JP2644773B2 (ja) 樹脂封止型半導体装置
JP2533750B2 (ja) 樹脂封止型半導体装置
JP2871987B2 (ja) 半導体記憶装置
JP2533751B2 (ja) 樹脂封止型半導体装置
JP2595908B2 (ja) 半導体装置
JP2780927B2 (ja) 半導体装置
JPH11150208A (ja) 半導体素子の実装方法
KR200314765Y1 (ko) 비.지.에이반도체패키지
JPH11163014A (ja) 半導体装置及びその電極形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 11