JP2651132B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2651132B2 JP2651132B2 JP7232322A JP23232295A JP2651132B2 JP 2651132 B2 JP2651132 B2 JP 2651132B2 JP 7232322 A JP7232322 A JP 7232322A JP 23232295 A JP23232295 A JP 23232295A JP 2651132 B2 JP2651132 B2 JP 2651132B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead
- stress
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のパッケー
ジ構造に係り、特に大型の素子を搭載した高信頼度のパ
ッケージ構造に関する。
ジ構造に係り、特に大型の素子を搭載した高信頼度のパ
ッケージ構造に関する。
【０００２】
【従来の技術】従来の半導体装置の一つである樹脂封止
半導体装置の断面構造を図８に示す。従来は、タブ２の
上に素子１’を接合し、外部端子リード４と素子１’の
電極６’は、外部端子リード４’にワイヤ３により電気
的に接続されている。このような構造では、ワイヤ３を
外部端子リード４’に接続する部分Ｘ1，外部端子リー
ド４とタブ２を絶縁する部分Ｘ2，素子１’とタブ２の
位置ずれに対する余裕部分Ｘ3が必要となり、素子の大
形化を妨げていた。
半導体装置の断面構造を図８に示す。従来は、タブ２の
上に素子１’を接合し、外部端子リード４と素子１’の
電極６’は、外部端子リード４’にワイヤ３により電気
的に接続されている。このような構造では、ワイヤ３を
外部端子リード４’に接続する部分Ｘ1，外部端子リー
ド４とタブ２を絶縁する部分Ｘ2，素子１’とタブ２の
位置ずれに対する余裕部分Ｘ3が必要となり、素子の大
形化を妨げていた。
【０００３】この問題を回避する従来技術としては、図
９に示すように、素子の電極６を素子の長手方向の両端
部に設け、この素子１の下面に外部端子リード４−１，
４−２，…，４−ｉを素子１の電極６の位置まで延長
し、そのリードフレームの延長先端部４−１ａ，４−２
ａ，…，４−ｉａと電極６をワイヤ３により電気的に接
続する技術が特開昭61-258458号公報あるいは特開昭61-
218139号公報に記載されている。この従来技術では、素
子とリードフレームの間の電気絶縁物の寸法を矩形の
長，短辺とも素子の長，短辺寸法よりも大きくして素子
とリードフレームの電気的絶縁を行っていた。
９に示すように、素子の電極６を素子の長手方向の両端
部に設け、この素子１の下面に外部端子リード４−１，
４−２，…，４−ｉを素子１の電極６の位置まで延長
し、そのリードフレームの延長先端部４−１ａ，４−２
ａ，…，４−ｉａと電極６をワイヤ３により電気的に接
続する技術が特開昭61-258458号公報あるいは特開昭61-
218139号公報に記載されている。この従来技術では、素
子とリードフレームの間の電気絶縁物の寸法を矩形の
長，短辺とも素子の長，短辺寸法よりも大きくして素子
とリードフレームの電気的絶縁を行っていた。
【０００４】
【発明が解決しようとする課題】このようにパッケージ
を構成することにより、大形の素子を搭載することが可
能になるが、このパッケージに繰返しの温度変化を与え
ると、図１０，図１１に示すようなクラックが発生する
ことがある。ここで図１１は図１０のＡＡ断面を示す図
である。電気絶縁物７の端部からのクラック８が発生す
る原因は、電気絶縁物７が軟質（フィルム）で応力をほ
とんど分担しないため、その端部に接する樹脂に素子１
と樹脂５との線膨張係数の差による熱応力が集中し、樹
脂５が疲労破壊するためである。また、外部端子リード
４間に発生するレジンクラック９は外部端子コーナ部の
応力集中により発生する。このクラックの発生には、電
気絶縁物７のコーナ部から発生したクラック８により、
外部端子間の応力が増大することが原因の一つになって
いる。従って、外部端子コーナ部のクラック９は電気絶
縁物コーナ部からのクラック８に比し、従属的なクラッ
クである。以上のような構成によるタブレスパッケージ
では、従来構造のパッケージに比べ、熱疲労寿命は１／
１０程度に低下することがあり、信頼性の点で必ずしも
満足できるものではなかった。このため、温度サイクル
等による信頼性の向上が切望されていた。
を構成することにより、大形の素子を搭載することが可
能になるが、このパッケージに繰返しの温度変化を与え
ると、図１０，図１１に示すようなクラックが発生する
ことがある。ここで図１１は図１０のＡＡ断面を示す図
である。電気絶縁物７の端部からのクラック８が発生す
る原因は、電気絶縁物７が軟質（フィルム）で応力をほ
とんど分担しないため、その端部に接する樹脂に素子１
と樹脂５との線膨張係数の差による熱応力が集中し、樹
脂５が疲労破壊するためである。また、外部端子リード
４間に発生するレジンクラック９は外部端子コーナ部の
応力集中により発生する。このクラックの発生には、電
気絶縁物７のコーナ部から発生したクラック８により、
外部端子間の応力が増大することが原因の一つになって
いる。従って、外部端子コーナ部のクラック９は電気絶
縁物コーナ部からのクラック８に比し、従属的なクラッ
クである。以上のような構成によるタブレスパッケージ
では、従来構造のパッケージに比べ、熱疲労寿命は１／
１０程度に低下することがあり、信頼性の点で必ずしも
満足できるものではなかった。このため、温度サイクル
等による信頼性の向上が切望されていた。
【０００５】
【課題を解決するための手段】上記課題は、半導体素子
と、半導体素子にワイヤーボンディングされるリードと
を備え、リ−ドは、半導体素子の外縁部におけるリード
と半導体素子との対向する面の間隔が、半導体素子の外
縁部よりも内側におけるリードと半導体素子との対向す
る面の間隔よりも大きくなるように配設されており、リ
ードと半導体素子との対向する面の間隔が大きくなって
いる領域に樹脂が介在している半導体装置により解決す
ることができる。
と、半導体素子にワイヤーボンディングされるリードと
を備え、リ−ドは、半導体素子の外縁部におけるリード
と半導体素子との対向する面の間隔が、半導体素子の外
縁部よりも内側におけるリードと半導体素子との対向す
る面の間隔よりも大きくなるように配設されており、リ
ードと半導体素子との対向する面の間隔が大きくなって
いる領域に樹脂が介在している半導体装置により解決す
ることができる。
【０００６】
【作用】半導体素子の外縁部におけるリードと半導体素
子との対向する面の間隔を、半導体素子の外縁部よりも
内側におけるリードと半導体素子との対向する面の間隔
よりも大きくすることにより、リードの位置がレジン応
力が最も高くなる半導体素子の外縁部近傍からレジン応
力が低くなる位置に移動するので、半導体素子の外縁部
のリードからのレジンクラックを防止できる。
子との対向する面の間隔を、半導体素子の外縁部よりも
内側におけるリードと半導体素子との対向する面の間隔
よりも大きくすることにより、リードの位置がレジン応
力が最も高くなる半導体素子の外縁部近傍からレジン応
力が低くなる位置に移動するので、半導体素子の外縁部
のリードからのレジンクラックを防止できる。
【０００７】
【実施例】以下、本発明を図を用いて説明する。図１は
一般的なパッケージの上半分の樹脂を除去したパッケー
ジの平面図である。ここで、本願発明の背景を図２乃至
図４で説明するが、図２は図１のＡＡ断面図、図３は、
素子／レジン端部の拡大図である。
一般的なパッケージの上半分の樹脂を除去したパッケー
ジの平面図である。ここで、本願発明の背景を図２乃至
図４で説明するが、図２は図１のＡＡ断面図、図３は、
素子／レジン端部の拡大図である。
【０００８】素子寸法を一定とし、電気絶縁物の寸法を
変えた場合のレジン応力の変化の様子を図４に示す。図
４において、ｘ＞０μｍ｛ｘ＝（電気絶縁物寸法−素子
寸法）／２｝の従来構造においては、電気絶縁物端部の
点ａで、応力集中のため、過大な応力が発生し、レジン
クラックの原因となる。絶縁物寸法と素子寸法との差ｘ
が小さくなるにつれて絶縁物端部の点ａの応力は若干減
少する。これは、ｘの値が小さくなるにつれて絶縁物端
部とレジン端部との距離（図１１のｄ）が大きくなるた
めである。しかし、レジンクラックが発生しないほどに
は低下しない。
変えた場合のレジン応力の変化の様子を図４に示す。図
４において、ｘ＞０μｍ｛ｘ＝（電気絶縁物寸法−素子
寸法）／２｝の従来構造においては、電気絶縁物端部の
点ａで、応力集中のため、過大な応力が発生し、レジン
クラックの原因となる。絶縁物寸法と素子寸法との差ｘ
が小さくなるにつれて絶縁物端部の点ａの応力は若干減
少する。これは、ｘの値が小さくなるにつれて絶縁物端
部とレジン端部との距離（図１１のｄ）が大きくなるた
めである。しかし、レジンクラックが発生しないほどに
は低下しない。
【０００９】絶縁物の寸法が素子寸法より小さくなると
（ｘが負の値をとる）ａ点の応力集中は不連続的に小さ
くなり、ほとんど応力集中はなくなる。逆にこのとき、
素子端部の点ｂの応力が大きくなるがレジンと素子のは
く離が生じなければ発生応力はさほど高くならず、レジ
ンクラックを発じないレベルに抑えられる。例えば、Ｓ
ｉ素子と接着性の良好な海島レジンを選べばよい。例え
ば、従来構造においてｘ＝１００μｍであったものを本
発明のようにｘ＝−１００μｍとすれば、レジン発生応
力は図４中のσ1，σ2となり、本実施例の応力は従来品
の応力に比し約４０％低下する。
（ｘが負の値をとる）ａ点の応力集中は不連続的に小さ
くなり、ほとんど応力集中はなくなる。逆にこのとき、
素子端部の点ｂの応力が大きくなるがレジンと素子のは
く離が生じなければ発生応力はさほど高くならず、レジ
ンクラックを発じないレベルに抑えられる。例えば、Ｓ
ｉ素子と接着性の良好な海島レジンを選べばよい。例え
ば、従来構造においてｘ＝１００μｍであったものを本
発明のようにｘ＝−１００μｍとすれば、レジン発生応
力は図４中のσ1，σ2となり、本実施例の応力は従来品
の応力に比し約４０％低下する。
【００１０】なお、電気絶縁物の矩辺側寸法を素子短辺
側寸法よりも１００μｍ程度小さくしても、製造上、な
んらの不都合も生じない。
側寸法よりも１００μｍ程度小さくしても、製造上、な
んらの不都合も生じない。
【００１１】図５は本発明の一実施例を示したものであ
り、リード絶縁物端面近くから下方に段差をつけ、素子
下面とリード上面との距離ｅを拡げたものである。その
効果を図６により説明する。図６（ａ）はタブレスパッ
ケージ部分横断面図を示し、図中のＡ−Ａ部のレジン応
力分布を（ｂ）に示す。素子側面のレジン応力が最も高
く、パッケージ厚み方向距離で、素子より離れるにつれ
てレジン応力は急激に低下する。このため、リードに段
差をつけることにより、リード上面付近のレジン応力は
図６に示すようにσ 3 からσ4に低下し、これにより、外
部リードからのレジンクラックを防止することができ
る。
り、リード絶縁物端面近くから下方に段差をつけ、素子
下面とリード上面との距離ｅを拡げたものである。その
効果を図６により説明する。図６（ａ）はタブレスパッ
ケージ部分横断面図を示し、図中のＡ−Ａ部のレジン応
力分布を（ｂ）に示す。素子側面のレジン応力が最も高
く、パッケージ厚み方向距離で、素子より離れるにつれ
てレジン応力は急激に低下する。このため、リードに段
差をつけることにより、リード上面付近のレジン応力は
図６に示すようにσ 3 からσ4に低下し、これにより、外
部リードからのレジンクラックを防止することができ
る。
【００１２】図７は他の実施例であり、図５の実施例の
構造に加え、素子裏面外周部に溝を設けた。これによ
り、安定して素子とレジンが固定され、素子／レジンの
はく離による素子端部のレジンの応力集中を防止でき
る。
構造に加え、素子裏面外周部に溝を設けた。これによ
り、安定して素子とレジンが固定され、素子／レジンの
はく離による素子端部のレジンの応力集中を防止でき
る。
【００１３】
【発明の効果】本発明によれば、リードの位置がレジン
応力が最も高くなる半導体素子の外縁部近傍からレジン
応力が低くなる位置に移動するので、半導体素子の外縁
部のリードからのレジンクラックを防止できる。
応力が最も高くなる半導体素子の外縁部近傍からレジン
応力が低くなる位置に移動するので、半導体素子の外縁
部のリードからのレジンクラックを防止できる。
【図面の簡単な説明】
【図１】一般的な半導体装置の平面図である。
【図２】図１のＡＡ線断面図である。
【図３】図２の素子／レジン端部拡大図である。
【図４】電気絶縁物及び素子端部のレジン応力を示す図
である。
である。
【図５】本発明の一実施例を示す半導体装置の部分横断
面図である。
面図である。
【図６】図５の半導体装置の部分横断面図（ａ）とＡＡ
線上の応力分布（ｂ）を示す図である。
線上の応力分布（ｂ）を示す図である。
【図７】本発明の他の実施例を示す半導体装置の部分横
断面図である。
断面図である。
【図８】従来の半導体装置の横断面図である。
【図９】大形素子の搭載を可能とした従来の半導体装置
の斜射図である。
の斜射図である。
【図１０】大形素子の搭載を可能とした従来の半導体装
置の故障モードを示す図である。
置の故障モードを示す図である。
【図１１】大形素子の搭載を可能とした従来の半導体装
置の故障モードを示す部分横断面図である。
置の故障モードを示す部分横断面図である。
１，１’…素子、２…タブ、３…ワイヤ、４，４’…リ
ードフレーム、５…レジン、６，６’…電極、７…電気
絶縁物、８…電気絶縁物端部クラック、９…外部端子間
クラック。
ードフレーム、５…レジン、６，６’…電極、７…電気
絶縁物、８…電気絶縁物端部クラック、９…外部端子間
クラック。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 英生 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (56)参考文献 特開 昭62−2560（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体素子と、この半導体素子にワイヤー
ボンディングされるリードとを備え、このリ−ドは、前
記半導体素子の外縁部におけるこのリードと前記半導体
素子との対向する面の間隔が、前記半導体素子の外縁部
よりも内側におけるこのリードと前記半導体素子との対
向する面の間隔よりも大きくなるように配設されてお
り、前記リードと前記半導体素子との対向する面の間隔
が大きくなっている領域に樹脂が介在している半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7232322A JP2651132B2 (ja) | 1995-09-11 | 1995-09-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7232322A JP2651132B2 (ja) | 1995-09-11 | 1995-09-11 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62232201A Division JPH0828462B2 (ja) | 1987-09-18 | 1987-09-18 | 樹脂封止半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0855934A JPH0855934A (ja) | 1996-02-27 |
| JP2651132B2 true JP2651132B2 (ja) | 1997-09-10 |
Family
ID=16937389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7232322A Expired - Lifetime JP2651132B2 (ja) | 1995-09-11 | 1995-09-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2651132B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622560A (ja) * | 1985-06-27 | 1987-01-08 | Toshiba Corp | 樹脂封止型半導体装置 |
-
1995
- 1995-09-11 JP JP7232322A patent/JP2651132B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0855934A (ja) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2528991B2 (ja) | 樹脂封止型半導体装置及びリ―ドフレ―ム | |
| US5933327A (en) | Wire bond attachment of a integrated circuit package to a heat sink | |
| US5365409A (en) | Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe | |
| US5900671A (en) | Electronic component including conductor connected to electrode and anodically bonded to insulating coating | |
| KR100199262B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR960012647B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
| JP2651132B2 (ja) | 半導体装置 | |
| JP2911850B2 (ja) | 樹脂封止半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH0828462B2 (ja) | 樹脂封止半導体装置 | |
| JP2810626B2 (ja) | 半導体装置 | |
| WO1993017455A2 (en) | Integrated-circuit package configuration for packaging an integrated-circuit die and method of packaging an integrated-circuit die | |
| JP2817821B2 (ja) | 半導体装置 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPS6046038A (ja) | 集積回路装置 | |
| JP2644773B2 (ja) | 樹脂封止型半導体装置 | |
| JP2533750B2 (ja) | 樹脂封止型半導体装置 | |
| JP2871987B2 (ja) | 半導体記憶装置 | |
| JP2533751B2 (ja) | 樹脂封止型半導体装置 | |
| JP2595908B2 (ja) | 半導体装置 | |
| JP2780927B2 (ja) | 半導体装置 | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| KR200314765Y1 (ko) | 비.지.에이반도체패키지 | |
| JPH11163014A (ja) | 半導体装置及びその電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |