JP2644773B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2644773B2
JP2644773B2 JP62270180A JP27018087A JP2644773B2 JP 2644773 B2 JP2644773 B2 JP 2644773B2 JP 62270180 A JP62270180 A JP 62270180A JP 27018087 A JP27018087 A JP 27018087A JP 2644773 B2 JP2644773 B2 JP 2644773B2
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
sealing resin
group
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62270180A
Other languages
English (en)
Other versions
JPH01114058A (ja
Inventor
誠 北野
朝雄 西村
英生 三浦
昭弘 矢口
末男 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62270180A priority Critical patent/JP2644773B2/ja
Publication of JPH01114058A publication Critical patent/JPH01114058A/ja
Application granted granted Critical
Publication of JP2644773B2 publication Critical patent/JP2644773B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は樹脂封止型半導体装置に係り、特に大型の半
導体素子を搭載するに好適な高信頼性のパツケージ構造
に関する。
〔従来の技術〕
従来の樹脂封止型半導体装置は、リードフレームに形
成された外部リード端子群の他に各リード端子と電気的
に絶縁されたタブ(パツド、アイランド部とも言う)を
有して、このタブ上に半導体素子を搭載していた。しか
しこのタイプはリード端部とタブとの絶縁の為のスペー
スや素子とタブとの位置ずれを考慮した余裕部分等を要
するから限られた大きさの樹脂封止内でより半導体素子
を大形化することは期待できなかつた。
この欠点を回避すべく外部リード端子を延長してその
リード端子群上面に半導体素子を搭載しようとする考え
方がある。所謂タブレス構造と称し、特開昭61−258458
号公報に示されている。このパツケージ構造においては
素子下面とリード端子上面とを電気的に絶縁する必要が
ある。
〔発明が解決しようとする問題点〕
上記従来技術は素子下面〜リード端子上面間の全面す
なわち素子下面の全面に封止樹脂とは異なる電気絶縁層
を設けているが、このタイプはヒートサイクルをかける
と電気絶縁層端部から封止樹脂部内にクラツクが生じ
る。これは半導体素子と封止樹脂との線膨張係数差に起
因し、この部分への熱応力集中にて封止樹脂が疲労破壊
することに依ると考えられる。更にこの種のパツケージ
構造は吸湿後の加熱により、素子下面と電気絶縁層内に
水蒸気が溜ることに起因して蒸気圧による樹脂部クラツ
クも発生する。
本発明の目的はヒートサイクルや吸湿加熱によるクラ
ツクを防止し得る所謂タブレス型の樹脂封止型半導体装
置を提供するにある。
〔問題点を解決するための手段〕
上記目的は、樹脂のクラツクが発生するパツケージの
中央部分に電気絶縁物を設けないで、封止樹脂により素
子とリードフレームの電気絶縁を行うことにより達成さ
れる。
すなわち本願発明の樹脂封止型半導体装置は、両側の
短辺近傍に沿って電極群を有する長方形の半導体素子
と、該半導体素子の回路形成面の裏面に対向する位置に
設けられた内部リード群(外部端子リードの内、樹脂モ
ールドされる部分を内部リードという。以下同じ)と、
該各内部リードと前記半導体素子を電気的に絶縁する手
段と、前記内部リード群を構成する各内部リードと該内
部リードに対応する前記電極群の電極とを電気的に接続
するワイヤと、以上の部品をモールドする封止樹脂と、
前記各内部リードごとに連続し、前記封止樹脂の外部に
突出する外部リードの群とを備えてなる樹脂封止型半導
体装置において、前記絶縁手段は、前記半導体素子の電
極群直下において前記内部リード群を横断するように前
記半導体素子の回路形成面の裏面と前記内部リード群の
双方に接着された長尺のテープ状物と、該テープ状物が
ない半導体素子長辺中央部近傍下ではテープ状物に代え
て半導体素子回路形成面裏面下に装填された前記封止樹
脂とから形成されることを特徴とする。
本発明に代表されるパツケージ構造は、封止樹脂で成
形されたパツケージの長手方向の一方の側面または両側
面に外部端子リードを配置し、長手方向の両端部に電極
を具備する素子を設け、この素子の下面に前記外部端子
リードのリードフレームを前記素子の電極部位置まで延
長せしめ、そのリードフレームの延長先端部と前記素子
の電極部をワイヤで接続するように構成した構造であつ
て、前記素子の両電極部の下面と前記リードフレームの
間にシート状(テープ状)の電気絶縁物を設け、前記素
子の下面とリードフレームと前記電気絶縁物に囲まれた
空間に前記封止樹脂を流し込むことにより、素子とリー
ドフレームの電気的絶縁を行うことになる。
この場合、素子下方に位置するリードフレームの前記
電気絶縁物が設けられている部分以外の部分に前記電気
絶縁物より薄い第2の電気絶縁物をリードフレームの素
子と対向する面に設けることが望ましい。また、素子の
両電極部の下面とリードフレームの間に設けたシート状
の電気絶縁物の厚さを素子の厚さの1/2以上にすること
が好ましい。
更に、素子の両電極部の下面とリードフレームの間に
設けた電気絶縁物に接続するリードフレームに段差を設
け、電気絶縁物に接続するリードフレームの面とこれに
対向する素子下面の距離が、前記電気絶縁物の側面と素
子裏面と内部リードの中央側延長部(前記電気絶縁物に
覆われていないはみ出し部分)の上面間にて囲まれた部
分における内部リードの面(つまり内部リードの中央側
延長部の面)とこれに対向する素子下面の距離よりも小
さくすることが好ましい。
一方、素子の両電極部の下面とリードフレームの間に
位置する電気絶縁物と素子下面とリードフレームに囲ま
れた空間に、前記電気絶縁物と同一厚さの電気絶縁物を
設け、この電気絶縁物の素子短辺に平行な方向の寸法が
素子短辺の寸法より短くすることも有効である。
尚、上記各態様において、素子下面とリードフレーム
上面間に位置する電気絶縁物は一体化することが望まし
い。
ここで本願明細書における「上面」の語は各添付図面
に示される各構成部品についての上面、すなわち紙面上
方の面を示し、「下面」の語は同じく紙面下方の面を示
す。
〔作用〕
前述したように、樹脂のクラツクは、最大応力が発生
するパツケージ中央部分の電気絶縁物端部に接する樹脂
に応力が集中することにより発生する。本発明の構成に
よれば、樹脂クラツクが発生するパツケージ中央部の素
子とリードフレームの電気絶縁を電気絶縁物ではなく、
封止樹脂により行い、樹脂クラツクの発生原因を取り除
いた。このため、樹脂クラツクは発生しない。
〔実施例〕
以下、本発明の実施例を図面に従つて説明する。
第1図は本発明に係る樹脂封止型半導体装置の一実施
例の斜視図である。図は理解を助ける為に一部を取り除
いて示してある。
パツケージの長手方向に設けられた外部端子リード4
−1,4−2,…,4−iは、半導体素子1の下面を通り、少
なくとも電極6の近傍直下まで延長されている。電極6
は半導体素子1の上面の長手方向両端部に夫々配列され
ている。電極6とリードフレームの延長先端部4−1a,4
−2a,…,4−iaは、ワイヤ3により電気的に接続されて
いる。半導体素子1の両電極部下面とリードフレーム4
の間には、テープ状の電気絶縁物7a,7bが設けられてお
り、半導体素子1の下面とリードフレーム4の上面と電
気絶縁物7a,7bとにより囲まれた平面状の空間には、封
止樹脂5が流し込まれている。
第2図は上記実施例装置の平面図であり、半導体素子
1から上の部分を取り除いた図である。半導体素子1が
搭載される範囲を一点鎖線で示してある。
第3図は第2図のA−A断面図である。電気絶縁物7
a,7bは半導体素子1の長手方向両端部の下面のみに設
け、その他の半導体素子1とリードフレーム4の絶縁
は、封止樹脂10により行うことになる。
本実施例によれば、封止樹脂の最大応力が発生する部
分11a,11bに応力集中が生じるような電気絶縁物は存在
しないから、温度変化に対する樹脂クラツクは発生しな
い。
また、加熱時に水蒸気が発生し易い半導体素子と絶縁
物の界面も最大応力が発生する部分に存在しないので、
吸湿による樹脂クラツクの発生も無い。
第4図は、第1実施例において、封止樹脂の最大応力
が発生するパツケージ中央部における半導体素子1の側
面およびその延長線に接する封止樹脂の熱応力の分布を
有限要素法により計算した結果を示す。熱応力は、半導
体素子1のコーナ部1a,1bに応力集中が生じ、大きな値
となる。さらに、外部端子リード4と封止樹脂5の線膨
張係数の差による熱応力も発生するため、半導体素子1
のコーナ部1bの応力は、コーナ部1aの応力よりも大きく
なつている。しかし、半導体素子1の厚さの1/2の距離
以上にコーナ部1aから離れた位置では、応力は急激に小
さくなる。
そこで、第5図に示す第2実施例のように、電気絶縁
物7a,7bの厚さを素子1の厚さの1/2以上にすることによ
り、半導体素子1と封止樹脂5および外部端子リード4
と封止樹脂5の線膨張係数差による2つの熱応力が重な
る領域がなくなり、その結果、封止樹脂5に発生する最
大応力を小さくすることができる。
第6図に第3実施例の平面図を示す。本実施例では、
電気絶縁物7a,7bと同一厚さの電気絶縁物16をパツケー
ジ中央部に設けた。これにより、リードフレームの素子
側への変形が生じた場合に、リードフレームと素子が短
絡するのを防ぐことができる。また電気絶縁物7a,7b,16
は第7図に示す第4実施例のように一体化しても良い。
〔発明の効果〕
本発明によれば内蔵する半導体素子を大形にしてもヒ
ートサイクルや吸湿後加熱によるクラツクが防止し得る
ので装置の信頼性を大幅に向上させる効果が得られる。
【図面の簡単な説明】
第1図は本発明に係る樹脂封止型半導体装置の第1実施
例の斜視図、第2図は第1図に係る実施例の平面図、第
3図は第2図のA−A断面図、第4図は第1実施例の応
力分布図、第5図は本発明の第2実施例の断面図、第6
図は本発明の第3実施例の平面図、第7図は本発明の第
4実施例の平面図である。 1……半導体素子、3……ワイヤ、4……リードフレー
ム、4−ia……リードフレーム延長先端部、5……封止
樹脂、6……電極、7a,7b……電気絶縁物。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 英生 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (72)発明者 河合 末男 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (56)参考文献 特開 昭61−258458(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】両側の短辺近傍に沿って電極群を有する長
    方形の半導体素子と、該半導体素子の回路形成面の裏面
    に対向する位置に設けられた内部リード群と、該各内部
    リードと前記半導体素子を電気的に絶縁する手段と、前
    記内部リード群を構成する各内部リードと該内部リード
    に対応する前記電極群の電極とを電気的に接続するワイ
    ヤと、以上の部品をモールドする封止樹脂と、前記各内
    部リードごとに連続し、前記封止樹脂の外部に突出する
    外部リードの群とを備えてなる樹脂封止型半導体装置に
    おいて、前記絶縁手段は、前記半導体素子の電極群直下
    において前記内部リード群を横断するように前記半導体
    素子の回路形成面の裏面と前記内部リード群の双方に接
    着された長尺のテープ状物と、該テープ状物がない半導
    体素子長辺中央部近傍下ではテープ状物に代えて半導体
    素子回路形成面裏面下に充填された前記封止樹脂とから
    形成されることを特徴とする樹脂封止型半導体装置。
JP62270180A 1987-10-28 1987-10-28 樹脂封止型半導体装置 Expired - Lifetime JP2644773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62270180A JP2644773B2 (ja) 1987-10-28 1987-10-28 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62270180A JP2644773B2 (ja) 1987-10-28 1987-10-28 樹脂封止型半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP7023686A Division JP2533750B2 (ja) 1995-02-13 1995-02-13 樹脂封止型半導体装置
JP7023687A Division JP2533751B2 (ja) 1995-02-13 1995-02-13 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH01114058A JPH01114058A (ja) 1989-05-02
JP2644773B2 true JP2644773B2 (ja) 1997-08-25

Family

ID=17482638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62270180A Expired - Lifetime JP2644773B2 (ja) 1987-10-28 1987-10-28 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2644773B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2765265B2 (ja) * 1991-05-13 1998-06-11 日立電線株式会社 半導体装置用リードフレーム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105970A (en) * 1977-02-28 1978-09-14 Hitachi Ltd Assembling method for semiconductor device
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
JPS61258458A (ja) * 1985-05-13 1986-11-15 Hitachi Ltd 樹脂封止ic
JP2519259B2 (ja) * 1987-09-17 1996-07-31 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
JPH01114058A (ja) 1989-05-02

Similar Documents

Publication Publication Date Title
JP2598129B2 (ja) 半導体装置
KR910019184A (ko) 반도체 장치와 그 제조방법, 리이드프레임 및 메모리 카드와 그 제조방법
US5497013A (en) Semi-conductor chip having interdigitated gate runners with gate bonding pads
JP2644773B2 (ja) 樹脂封止型半導体装置
JP2533751B2 (ja) 樹脂封止型半導体装置
JP2533750B2 (ja) 樹脂封止型半導体装置
JPH0151058B2 (ja)
JP4329960B2 (ja) 複合半導体装置
JPS6118862B2 (ja)
JPH079961B2 (ja) 樹脂封止形半導体装置
JPS63143850A (ja) 半導体装置
JPH1050897A (ja) 半導体装置
JP2911850B2 (ja) 樹脂封止半導体装置
JP2713141B2 (ja) 半導体装置
JPH0382059A (ja) 樹脂封止型半導体装置
JPS6046038A (ja) 集積回路装置
JP2651132B2 (ja) 半導体装置
JPS5949695B2 (ja) ガラス封止半導体装置の製法
JP2507791Y2 (ja) 半導体装置
JPH0828462B2 (ja) 樹脂封止半導体装置
JPS6120758Y2 (ja)
JPS6057655A (ja) 半導体装置
JPS63950B2 (ja)
JPS6120780Y2 (ja)
JPH09331002A (ja) 半導体パッケージ