JPS629946B2 - - Google Patents
Info
- Publication number
- JPS629946B2 JPS629946B2 JP56049325A JP4932581A JPS629946B2 JP S629946 B2 JPS629946 B2 JP S629946B2 JP 56049325 A JP56049325 A JP 56049325A JP 4932581 A JP4932581 A JP 4932581A JP S629946 B2 JPS629946 B2 JP S629946B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- channel
- output
- channel device
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005856 abnormality Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Description
【発明の詳細な説明】
本発明はチヤネル装置の改良に関する。
データ処理装置の多くは、チヤネル装置を用い
て入出力制御を行なうように構成されている。第
１図Ａはこのようなチヤネル装置の基本的な接続
形式を示しており、中央処理装置CPUと入出力
制御装置CUとが１つのチヤネル装置CHAを介し
て接続される。Ｄは入出力装置である。
て入出力制御を行なうように構成されている。第
１図Ａはこのようなチヤネル装置の基本的な接続
形式を示しており、中央処理装置CPUと入出力
制御装置CUとが１つのチヤネル装置CHAを介し
て接続される。Ｄは入出力装置である。
しかし、より大形ないしより高い信頼性の要求
されるシステムでは、上記の基本的な接続形式よ
りも、第１図ＢおよびＣに示すような接続形式を
採るのが一般的である。第１図Ｂでは、入出力制
御装置CUは２つのチヤネル装置CHA、CHBに接
続され、内蔵のチヤネルスイツチによつていずれ
か一方のチヤネル装置と論理的に結合するように
なつている。第１図Ｃでは、入出力制御装置CU
は、２台の中央処理装置CPUA，CPUBのそれぞ
れの１つのチヤネル装置CHA，CHAと接続さ
れ、内蔵のチヤネルスイツチによつていずれか一
方の中央処理装置のチヤネル装置と論理的に結合
できるようになつている。
されるシステムでは、上記の基本的な接続形式よ
りも、第１図ＢおよびＣに示すような接続形式を
採るのが一般的である。第１図Ｂでは、入出力制
御装置CUは２つのチヤネル装置CHA、CHBに接
続され、内蔵のチヤネルスイツチによつていずれ
か一方のチヤネル装置と論理的に結合するように
なつている。第１図Ｃでは、入出力制御装置CU
は、２台の中央処理装置CPUA，CPUBのそれぞ
れの１つのチヤネル装置CHA，CHAと接続さ
れ、内蔵のチヤネルスイツチによつていずれか一
方の中央処理装置のチヤネル装置と論理的に結合
できるようになつている。
第１図ＢおよびＣのようなシステム構成は、入
出力制御装置とチヤネル装置の間に２つ（それ以
上の場合もある）のパスが用意されていることに
なる。しかし従来のチヤネル装置を用いた場合、
次のような問題があつた。
出力制御装置とチヤネル装置の間に２つ（それ以
上の場合もある）のパスが用意されていることに
なる。しかし従来のチヤネル装置を用いた場合、
次のような問題があつた。
入出力制御装置とそれに結合中の一方のチヤネ
ル装置との間のパスに異常が生じて、両者が結合
状態のままハングアツプした場合、その状態が解
除されるまでは他方のチヤネル装置が入出力制御
装置を使用できなくなる。このような一方のパス
の異常が他方のパスに影響することを防ぐため、
従来は、異常を発生しているパスをプログラム的
にリセツトすることにより、ハングアツプ状態か
らの回復を試みるようにしている。しかし、固定
的な障害の場合、再び同じパスに異常が発生する
という繰返しになり、依然として他方のパスから
の入出力制御装置の使用が不可能な状態が続く。
このことはまた、異常パスの障害処理を繰り返す
ことを意味し、システムの処理速度を著しく低下
させる原因にもなる。
ル装置との間のパスに異常が生じて、両者が結合
状態のままハングアツプした場合、その状態が解
除されるまでは他方のチヤネル装置が入出力制御
装置を使用できなくなる。このような一方のパス
の異常が他方のパスに影響することを防ぐため、
従来は、異常を発生しているパスをプログラム的
にリセツトすることにより、ハングアツプ状態か
らの回復を試みるようにしている。しかし、固定
的な障害の場合、再び同じパスに異常が発生する
という繰返しになり、依然として他方のパスから
の入出力制御装置の使用が不可能な状態が続く。
このことはまた、異常パスの障害処理を繰り返す
ことを意味し、システムの処理速度を著しく低下
させる原因にもなる。
本発明は叙上の如き問題を解消し、入出力制御
装置をシエアするシステムの可用性を向上できる
チヤネル装置を提供することを目的とする。
装置をシエアするシステムの可用性を向上できる
チヤネル装置を提供することを目的とする。
しかして本発明によるチヤネル装置の特徴は、
固定的障害によつて正常な動作が不可能となつた
場合に、当該チヤネル装置と中央処理装置および
入出力装置（入出力制御装置を含む。以下同様）
との間の信号を抑止し、両者との間の論理的結合
を断つ手段を備える点にある。
固定的障害によつて正常な動作が不可能となつた
場合に、当該チヤネル装置と中央処理装置および
入出力装置（入出力制御装置を含む。以下同様）
との間の信号を抑止し、両者との間の論理的結合
を断つ手段を備える点にある。
以下、第２図によつて本発明の一実施例を説明
する。
する。
１は中央処理装置、２は本発明にかかるチヤネ
ル装置、３は入出力装置である。チヤネル装置２
は、中央処理装置１とは入出力命令起動インタフ
エース８、割込み信号１６のインタフエースを持
ち、入出力装置３とはアウト線１７，１７′，イ
ン線１８，１８′で結ばれる。チヤネル装置２
は、主制御部４、入出力インタフエース制御部
５、送信回路１９，２０、受信回路２１，２２、
命令デコーダ７を主要部として備えているが、さ
らに本発明では、チヤネル切離し制御のためのフ
リツプフロツプ６を備える。２３，２４，２５は
アンドゲートである。
ル装置、３は入出力装置である。チヤネル装置２
は、中央処理装置１とは入出力命令起動インタフ
エース８、割込み信号１６のインタフエースを持
ち、入出力装置３とはアウト線１７，１７′，イ
ン線１８，１８′で結ばれる。チヤネル装置２
は、主制御部４、入出力インタフエース制御部
５、送信回路１９，２０、受信回路２１，２２、
命令デコーダ７を主要部として備えているが、さ
らに本発明では、チヤネル切離し制御のためのフ
リツプフロツプ６を備える。２３，２４，２５は
アンドゲートである。
主制御部４は、チヤネル装置内部または入出力
インタフエースで障害を検出すると、入出力割込
み信号１４をオンする。フリツプフロツプ６は通
常はリセツトされており、その出力であるインタ
フエース切離し信号はオフしている。したがつ
て、割込み信号１４がオンすると、アンドゲート
２５を通じて割込み信号１６がオンされる。
インタフエースで障害を検出すると、入出力割込
み信号１４をオンする。フリツプフロツプ６は通
常はリセツトされており、その出力であるインタ
フエース切離し信号はオフしている。したがつ
て、割込み信号１４がオンすると、アンドゲート
２５を通じて割込み信号１６がオンされる。
中央処理装置１は割込みを受付けると、障害回
復のプログラムを実行し、ダメージの大きさに応
じてリセツト命令を発行する。チヤネル装置２
は、リセツト命令を通常の入出力命令と同様にイ
ンタフエース８を通じて受け取り、命令デコーダ
７で解読され、チヤネル切離し信号９がオンす
る。通常は主制御部４から出ているチヤネル動作
不能信号１３がオフしているので、アンドゲート
２４が開いており、コントロール・リセツト信号
１２がオンする。これにより、主制御部４および
それに制御線１５で接続された入出力インタフエ
ース部５がリセツト動作を行なう。以上は一時的
障害の場合であり、従来と全く同様に考えてよ
い。
復のプログラムを実行し、ダメージの大きさに応
じてリセツト命令を発行する。チヤネル装置２
は、リセツト命令を通常の入出力命令と同様にイ
ンタフエース８を通じて受け取り、命令デコーダ
７で解読され、チヤネル切離し信号９がオンす
る。通常は主制御部４から出ているチヤネル動作
不能信号１３がオフしているので、アンドゲート
２４が開いており、コントロール・リセツト信号
１２がオンする。これにより、主制御部４および
それに制御線１５で接続された入出力インタフエ
ース部５がリセツト動作を行なう。以上は一時的
障害の場合であり、従来と全く同様に考えてよ
い。
一方、主制御部４が入出力装置３に対してリセ
ツト指示を出すことが不可能な状態に陥つたり、
中央処理装置１に対する入出力割込み信号１４を
正常に制御し得ない状態に陥つた場合など、固定
的な障害が生じた場合は、主制御部４から出るチ
ヤネル制御不能信号１３がオンされる。したがつ
て、リセツト命令が発行されてチヤネル切離し信
号９がオンすると、アンドゲート２４はリセツト
信号１２を抑止するが、アンドゲート２３の出力
１０がオンしてフリツプフロツプ６を有意状態に
セツトし、インタフエース切離し信号１１がオン
する。これにより、アンドゲート２５、送信回路
１９，２０、受信回路２１，２２が中央処理装置
１および入出力装置３との間のすべての信号を抑
止するように働き、実質的にチヤネル装置２は中
央処理装置１および入出力装置３との間の論理的
結合を断つ。
ツト指示を出すことが不可能な状態に陥つたり、
中央処理装置１に対する入出力割込み信号１４を
正常に制御し得ない状態に陥つた場合など、固定
的な障害が生じた場合は、主制御部４から出るチ
ヤネル制御不能信号１３がオンされる。したがつ
て、リセツト命令が発行されてチヤネル切離し信
号９がオンすると、アンドゲート２４はリセツト
信号１２を抑止するが、アンドゲート２３の出力
１０がオンしてフリツプフロツプ６を有意状態に
セツトし、インタフエース切離し信号１１がオン
する。これにより、アンドゲート２５、送信回路
１９，２０、受信回路２１，２２が中央処理装置
１および入出力装置３との間のすべての信号を抑
止するように働き、実質的にチヤネル装置２は中
央処理装置１および入出力装置３との間の論理的
結合を断つ。
したがつて、かかる本発明によるチヤネル装置
を第１図ＢまたはＣのようなシステムに適用すれ
ば、一方のチヤネル装置と入出力制御装置との間
のパスに固定的な障害が発生した場合でも、その
チヤネル装置を切り離し、他方のチヤネル装置と
の間のパスに切り換えてシステムを稼動させるこ
とができる。
を第１図ＢまたはＣのようなシステムに適用すれ
ば、一方のチヤネル装置と入出力制御装置との間
のパスに固定的な障害が発生した場合でも、その
チヤネル装置を切り離し、他方のチヤネル装置と
の間のパスに切り換えてシステムを稼動させるこ
とができる。
このように、本発明によるチヤネル装置によれ
ば、入出力制御装置をシエアするシステムの可用
性を大幅に向上でき、またプログラムによる障害
処理の繰返しによつて引き起こされていたシステ
ムの処理速度の低下問題も改善できるなど、多く
の効果が得られる。
ば、入出力制御装置をシエアするシステムの可用
性を大幅に向上でき、またプログラムによる障害
処理の繰返しによつて引き起こされていたシステ
ムの処理速度の低下問題も改善できるなど、多く
の効果が得られる。
第１図ＡないしＣはチヤネル装置の接続形態を
説明するための図、第２図は本発明の一実施例を
示すブロツク図である。 １…中央処理装置、２…チヤネル装置、３…入
出力装置、４…主制御部、５…入出力インタフエ
ース制御部、６…チヤネル切離し制御フリツプフ
ロツプ、７…命令デコーダ、１９，２０…送信回
路、２１，２２…受信回路。
説明するための図、第２図は本発明の一実施例を
示すブロツク図である。 １…中央処理装置、２…チヤネル装置、３…入
出力装置、４…主制御部、５…入出力インタフエ
ース制御部、６…チヤネル切離し制御フリツプフ
ロツプ、７…命令デコーダ、１９，２０…送信回
路、２１，２２…受信回路。
Claims (1)
- １ 入出力装置に共通に接続された複数のチヤネ
ル装置であつて、少なくとも一のチヤネル装置
は、当該チヤネル装置の正常な動作の継続が不可
能となる固定的な障害が発生した場合に、該チヤ
ネル装置が接続された入出力装置との間の信号を
抑止し、当該装置の論理的結合を断つ手段を備え
ることを特徴とするチヤネル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56049325A JPS57166623A (en) | 1981-04-03 | 1981-04-03 | Channel device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56049325A JPS57166623A (en) | 1981-04-03 | 1981-04-03 | Channel device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57166623A JPS57166623A (en) | 1982-10-14 |
| JPS629946B2 true JPS629946B2 (ja) | 1987-03-03 |
Family
ID=12827823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56049325A Granted JPS57166623A (en) | 1981-04-03 | 1981-04-03 | Channel device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57166623A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690693B2 (ja) * | 1987-12-21 | 1994-11-14 | 日本電気株式会社 | チャネル障害回復制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5461431A (en) * | 1977-10-25 | 1979-05-17 | Fujitsu Ltd | System diagnosis processing system |
-
1981
- 1981-04-03 JP JP56049325A patent/JPS57166623A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5461431A (en) * | 1977-10-25 | 1979-05-17 | Fujitsu Ltd | System diagnosis processing system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57166623A (en) | 1982-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1238961A (en) | Data communication network | |
| JPS629946B2 (ja) | ||
| JP2506335B2 (ja) | 共通バス構造を持つデ−タ処理装置 | |
| JPS58111544A (ja) | 回線無通信時間監視制御方式 | |
| JP3149047B2 (ja) | 二重化データ処理装置 | |
| JPH056816B2 (ja) | ||
| JPH0432401B2 (ja) | ||
| JPS5929890B2 (ja) | 予備切替制御方式 | |
| JPS6113627B2 (ja) | ||
| JPS63248254A (ja) | 通信制御装置 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| JP3169861B2 (ja) | 系切替制御方式 | |
| JP3061691B2 (ja) | 通話路装置 | |
| JP3185382B2 (ja) | 回線切替制御方式 | |
| JPH0453331A (ja) | バス型ネットワークのループ化方式 | |
| JPS599927B2 (ja) | デ−タ転送制御方式 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPS59175224A (ja) | 伝送路切替方式 | |
| JPH021462B2 (ja) | ||
| JPH08161277A (ja) | 並列計算機システム | |
| JPS6030235A (ja) | 自動ル−プバツク方式 | |
| JPH0439103B2 (ja) | ||
| JPS58191061A (ja) | バス結合装置 | |
| JPS59139423A (ja) | 汎用インタフエ−ス装置 |