JPS628568A - 縦形半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、従形半導体装置及びその製造方法に関するも
のである。

従来の技術 縦形半導体装置のうち、特にＭＯＳ　　ＦＥＴ（絶縁ダ
ート型電界効果トランジスタ）は低耐圧、低電力用デバ
イスとして良く知られていたが、最近では高耐圧、大電
力設計が可能となり、現在ではパワーデバイスとしても
使用されるようになった。

次に、従来の高耐ＩＥハワーＭＯ８ＦＥＴとして知られ
ているＤ　Ｓ　Ａ　（Ｄｌｆｆｕｓｌｔｌｏｎ　Ｓｅｌ
ｆ−Ａｌｉｇｎ　−ｍｅｎｔ）構造のＦＥＴ（以下Ｄ−
ＭＯ５ＦＥＴと称する）の製造方法について第２図を参
照して説明する。

まず、ｎ千生導体基板１上にｎ型半導体層２を形成し１
選択的に叶層８を形成し、その表面にダート酸化膜５ａ
を例えば１ｏｏｏｈの厚みに形成する（第２図（＾））
。続いてダート電極となる多結晶シリコンノ臂ターン６
ａを４１＋Ｊエバｌ、　０００人の厚さで形成しｌ？タ
ー／が形成されていない部分を開口窓として、ここにＰ
型不純物、例えば？四ンをイオンイングラし拡散処理を
行うことにより開口部の下方にＰ型半導体層４を形成す
る。このＰ型半導体層４がチャンネル領域となる部分で
ある。（第２図（Ｂ））。次に、前記開口部の中間部に
フォトデルセスによりレジスト膜７を形成シ、これら多
結晶シリコン・ぐターン６ａとレジスト膜７が形成され
ていない部分の酸化膜５ａをエツチングにより除去する
（第２図（Ｃ））。次に、イオンインプラによりｎ生型
不純物、例えばリン又は砒素を形成した後拡散を行うと
、Ｐ型チャンネル領域上にｎ十型半導体層８が形成され
る。その後、前記マスクツやターンを除去することによ
って第２図（Ｄ）の構造が得られる。その後ＣＶＯ法に
てＰＳＧ膜５Ｃを例えばｇｏｏｏ人の厚さで形成する＠
−図（Ｅ））。次に、前記ｐ十　型ソース領域上の部分
を異方性のエツチングを行うことにより酸化膜５ａ及び
ＰＳＧ膜５ｃを除去して開口部な形成する。その後、ア
ルミ電極９を形成して第２図（Ｆ）のごとき構造を得る
。

発明が屏決しようとする問題点 前述したよさに、従来の縦形半導体装置においては、同
一開口部を用いてチャンネル領域の拡散とソース領域の
拡散を行っているため、次のような問題があった。すな
わち、拡散のスピードは、縦方向拡散よりも横方向拡散
の方が遅く、また、通常拡散は横方向に行くにしたがっ
て濃度が低くなってくる。チャンネル長が狭くなりすぎ
てソース・ドレイン間の耐圧が充分でな（なったり、チ
ャンネル長がなくなってしまってソース・ドレイン間の
耐圧が零になってしまうのを防ぐため、また、チャンネ
ル領域の濃度変化による影響を少なくするため、従来で
は、チャンネル層を深く例えばダ〜！μｍに作り、ソー
ス領域層を７４ｍと狭く形成していた。このようにチャ
ンネル幅を狭くできないということは、相互コンダクタ
ンスｇｍを大きくとれないとい５ことになり、ｇｍを大
きくとれないのでオン抵抗を低くできないこととスイツ
チングスピードを向上できないという大きな問題点につ
ながる。また、従来ではチャネル拡散層は主にイオン注
入後の拡散処理によっているため中心付近に比べて拡散
層の先端部の濃度が低くなってしまっている。この種半
導体装置のしきい値電ＦＥＶｆｈはチャネル領域で一番
高い１度の所で決まる。チャンネル拡散層内に形成され
るソース領域、例えば、ソースｎ生型半導体層がそのチ
ャネル拡散層の中心から先端部の方へどの範囲まで拡散
形成されるかによって、チャンネル領域での一番高い濃
度の値が異なってくる。ところが、ソースｎ生型半導体
層は、前述したように浅い拡散であるため、その拡散範
囲がバラツキやすい。従って、このようなソースｎ生型
半導体層の拡散の不均一性によって、最終的に形成され
るチャンネル領域の最高濃度値が異なってしまい、しき
い値電ＥＥ　ｖｉｆｉのバラツキを生じてしまっていた
。

本発明の目的は、前述したような従来の問題点を解消し
た縦形半導体装置及びその製造方法を提供することであ
る。

問題点を解決するための手段 本発明による縦形半導体装置においては、第１導厄型の
半導体基体にその主面に沿って第２導電型の第１半導体
層が選択的に形成され、該第１半　−導体ｒＢ内にて前
記主面忙沿って第１導１ｔｆｆｌの第２半導体層が形成
され、前記主面上に第１絶縁膜が形成され、該第１絶ａ
＃の上に多結晶シリコン膜が選択的に形成され、該多結
晶シリコン膜の縁部は、中心部より薄い段部とされてい
て、前記第１半導体層から前記第２半導体層の一部分ま
での上に重なるように延在しており、前記多結晶シリコ
ン膜の前記薄い段部の下での前記第１半導体層の不純物
濃度は、前記主面に沿５方向において一定であり、前記
第１絶縁膜の開口部を通して前記第２半導体層に接する
金属電極膜が第２絶縁膜を介して前記多結晶シリコン膜
の上に延びるように選択的に形成されている。

また、本発明による縦形半導体装置の製造方法は、第１
導電型の半導体基体の主面上に第１絶縁膜を形成する工
程と、該第１絶縁膜の上に多結晶シリーン膜を形成する
工程と、該多結晶シリコン膜上にマスク材を形成する工
程と、該マスク材をパタ−ニングする工程と、／＃ター
ンエツジ部が中心部より薄い段部となるように前記多結
晶シリコン膜を、前記・母ターニングされたマスク材を
エツチングマスクとしてエツチングすることによりパタ
ーニングする工程と、前記ノ母ターニングされたマスク
材をインプランテーションマスクとして前記第１絶縁膜
を通して前記半導体基体へ第２導電型の不純物をイオン
注入する工程と、前記マスク材を除去する工程と、前記
多結晶シリコン膜の前記薄い段部を後退させる工程と、
前記パターニングされた多結晶シリコン膜の中心部の厚
い部分をインプランテーションマスクとして前記薄い段
部及び第１絶縁膜を通してｓ２導電型の不純物を前記半
導体基体へイオン注入して第２導電型の第１半導体層を
形成する工程と、前記第１珀縁膜を通して前記第１半導
体層へ選択的に第１導電型の不純物をイオン注入して、
前記薄い段部の一部分の下に重なるように延びる第１導
電型の第２半導体層を形成する工程と、前記多結晶シリ
コン漠上に第２絶縁膜を形成する工程と、前記第１絶縁
膜に少なくとも前記第２半導体層に達する開口部を形成
する工程と、前記開口部を通して前記第２半導体層に接
し前記第２絶縁膜を介して前記多結晶シリコン膜の上に
延びる金属電極膜を形成する工程とを含む。

実施例 次に、添付図面の第１図に基づいて本発明の実施例につ
いて本発明をより詳細に説明する。

第１図（〜から（１）は、本発明の一実施例としてのＯ
５＾−ＭＯＳ　　ＦＥＴの製造工程の各状態を示す概略
断面図である。

まず、本発明の製造方法によれば、第１図（〜に示すよ
うに、高濃度ｎ十型半導体基板ｌ上に、これよりも低濃
度のｎ型エピタキシャル層２を成長させ、表面に約１０
００Ａ程度の厚さの？−）用絶縁膜である酸化膜５ａを
形成する。

次に、第１図ＣＢ）に示すように、酸化膜５ａの上に、
ゲート電極材料である多結晶シリコン膜６ａを、約／μ
ｍ〜１５μｍ程度の厚さで形成した後、ＰＳＧ膜５ｂを
約５ｏｏｏ人形成した後、約７ｐｍ程度の厚みのマスク
材としてのフォトレジスト７を・母ターニングする。

その後、例えば、フッ酸系のエッチャントにて、ＰＳＧ
膜５ｂを等方的にエツチングした後、フレオン系のドラ
イエツチングにて多結晶シリコン膜６ａを、例えば、ｑ
ｏｏＯｋ厚と途中まで等方的にエツチングし、続いてフ
オトレジストノ母ターン７をマスクに、今度は前のエツ
チングにて残った多結晶シリコン６ａを、例えば、四塩
化炭素あるいは塩酸系のガスエッチャントによるリアク
ティブイオンエツチング等の異方性エツチングにてアン
ダーカットの生じないようにエツチングする。

この状態を第１図（Ｃ）に示している。この方法による
と、多結晶シリコン膜６ａのパターンエツジ部の厚さを
、全体の約に〜％程までに等方エツチングすることによ
って、厚い多結晶シリコン膜の／’Ｐターンエツジにテ
ーノ臂を形成することができ、このＥ方部に形成する金
属電極膜としての〃膜の断切れを防ぐことができる。

次に、第１図（Ｄ）に示すように、フォトレジスト７を
、イオンインプランテーションマスクトシて、Ｐ中型不
純物８ａを、酸化膜５ａを通してｎ型半導体基体２内へ
イオン注入する。

次に、第１図（Ｅ）に示すよう゛に、フォトレジストフ
を除去後、熱処理を施し、ＰＳＧ膜５ｂから多結晶シリ
コン膜６ａへｎ十を不純物拡散を施しそれをｎ十型多結
晶シリコン膜６ｂとし、更に、再度ＰＳＧ膜５ｂをマス
クにリアクティブイオンエツチングでｎ十型多結晶シリ
コン膜６ｂをエツチングする。

続いて、第１図（Ｆ）に示すように、ＰＳＧｆｉ５ｂを
エツチング除去し、♂ロン等の２Ｍ不純物８ｂをイオン
注入する。こ〜で、Ｐ型不純物イオンは、ドーズ量３　
Ｘ　／　０１３ｃｍ−２、加速エネルギー３００〜２０
０に・Ｖでインプランテーションされるため、あらかじ
め多結晶シリコンｊ４６ａを等方エツチングした際形成
された多結晶シリコン膜６ｂのチー／＃　ｓ：、　ｙ　
？　ｉＪ　分カインプランテーションマスクトする。従
って、中心部の厚い多結晶シリコン膜６ｂの直下のｎ型
半導体基本２中へはＰ型不純物８ｂは注入されない。Ｐ
ｉ不純物８ｂは、リアクチ゛イブイオンエツチングで異
方性的にエツチングされた多結晶シリコンパターンエツ
ジの薄い段部６ｂ’及び酸化膜５ａを通してｎ型半導体
基体２へ注入され、そこに、Ｐ）Ｍのチャネル領域とな
るｐｇ半導体層４が基体２の主面に沿う方向にて濃度勾
配な（形成される。

その後、第１図（ＥＫ示すように、フォトエツチング技
術によってフォトレゾストノ４ターンＩｂを選択的に形
成して、そのフォトレジストノ（ターン７ｂをマスクと
して、高濃度の、例えば、リン又はヒ素等のｎ生型不純
物８ａをイオン注入する。

続いて、第１図（＃−９に示すように、酸化膜５ｂを形
成した後、ＣＶＯ法にてＰＳＧ膜５Ｃを約５ｏｏｏ−ｈ
形成後、熱処理を施し、ソースｎ＋　Ｗ半導体層８を形
成する。

最後に、第１図（１）に示すように、コンタクトホール
を開口し、金属４標膜として、例えば、〃膜９を３μＴ
ＩＬ　程度選択的に形成して、Ｏ５＾−ＭＯＳＦＥＴを
完成する。

発明の効果 本発明による縦形半導体装置の製造方法によれば、チャ
ンネル領域４が主として多結晶シリコン膜６ｂの薄い段
部６　ｂ／及び酸化膜５ａを通してのイオンインデヲン
テーションによって主として形成されるので、半導体基
体２の主面に沿う方向の濃度を一定なものとすることが
できる。従って、ソース領域８の形成とは無関係Ｋ、チ
ャンネル領域４の長さを可能な限り小さく作ることがで
き、相互コンダクタンスｇｍを大きくでさ、オン抵抗を
低くでき、スイッチングスピードを上げることができる
。また、チャンネル領域４の濃度が一定であるので、ソ
ース領域８の拡散の不均一性によっても、チャ７ネル領
域４での最高濃度値が変わることはないので、しきい値
電圧ｖｔｈのバラツキが生じることもない。

また、本発明の縦形半導体装置は、第１図（１）に示し
たような断面構造となるため、ｆ−）抵抗を減らしてス
イッチングスピー？を上げる目的で多結晶シリコン［６
ｂを厚（しても、そのパターンエツジ部は薄い段部６ｂ
′とされているので、その上に形成する金属電極膜９が
厚い多結晶シリコン膜のエンジ部で断切れを生じてしま
うようなこともない。

弱国面の簡単な説明 第１図は、本発明の一実施例としてのＤＳＡ−ＭＯＳ　
　ＦＥＴの製造工程の各状態を示す概略断面図、第２図
は従来ＤＳＡ−ＭＯ３ＦＥＴの製造工程の各状態を示す
概略断面図である。

１、、、ｎ＋型半導体基板、　２．、、＊、ｎ＠エピタ
キシャル層、ａｂ、・１８．Ｐ型不純物、４．、、、、
Ｐ型半導体層、５　ａ、５　ｂ、、、、、酸化膜、５　
ｃ、、、、Ｐ　Ｓ　Ｇ　膜、６ａ、ａ　ｂ、、、、、多
結晶シリコン膜、６１）’、、、、、薄い段部、？、マ
ｂ　、、、、・フォトレジスト膜、８．、、、、、ソー
スＶ十型半導体層、９．、、、、金属電標膜。

第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）第１導電型の半導体基体にその主面に沿つて第２
   導電型の第１半導体層が選択的に形成され、該第１半導
   体層内にて前記主面に沿つて第１導電型の第２半導体層
   が形成され、前記主面上に第１絶縁膜が形成され、該第
   １絶縁膜の上に多結晶シリコン膜が選択的に形成され、
   該多結晶シリコン膜の縁部は、中心部より薄い段部とさ
   れていて、前記第１半導体層から前記第２半導体層の一
   部分までの上に重なるように延在しており、前記多結晶
   シリコン膜の前記薄い段部の下での前記第１半導体層の
   不純物濃度は、前記主面に沿う方向において一定であり
   、前記第１絶縁膜の開口部を通して前記第２半導体層に
   接する金属電極膜が第２絶縁膜を介して前記多結晶シリ
   コン膜の上に延びるように選択的に形成されていること
   を特徴とする縦形半導体装置。
2. （２）第１導電型の半導体基体の主面上に第１絶縁膜を
   形成する工程と、該第１絶縁膜の上に多結晶シリコン膜
   を形成する工程と、該多結晶シリコン膜上にマスク材を
   形成する工程と、該マスク材をパターニングする工程と
   、パターンエッジ部が中心部より薄い段部となるように
   前記多結晶シリコン膜を、前記パターニングされたマス
   ク材をエッチングマスクとしてエッチングすることによ
   りパターニングする工程と、前記パターニングされたマ
   スク材をインプランテーシヨンマスクとして前記第１絶
   縁膜を通して前記半導体基体へ第２導電型の不純物をイ
   オン注入する工程と、前記マスク材を除去する工程と、
   前記多結晶シリコン膜の前記薄い段部を後退させる工程
   と、前記パターニングされた多結晶シリコン膜の中心部
   の厚い部分をインプランテーシヨンマスクとして前記薄
   い段部及び第１絶縁膜を通して第２導電型の不純物を前
   記半導体基体へイオン注入して第２導電型の第１半導体
   層を形成する工程と、前記第１絶縁膜を通して前記第１
   半導体層へ選択的に第１導電型の不純物をイオン注入し
   て、前記薄い段部の一部分の下に重なるように延びる第
   １導電型の第２半導体層を形成する工程と、前記多結晶
   シリコン膜上に第２絶縁膜を形成する工程と、前記第１
   絶縁膜に少なくとも前記第２半導体層に達する開口部を
   形成する工程と、前記開口部を通して前記第２半導体層
   に接し前記第２絶縁膜を介して前記多結晶シリコン膜の
   上に延びる金属電極膜を形成する工程とを含むことを特
   徴とする縦形半導体装置の製造方法。