JPS627754B2 - - Google Patents
Info
- Publication number
- JPS627754B2 JPS627754B2 JP57106012A JP10601282A JPS627754B2 JP S627754 B2 JPS627754 B2 JP S627754B2 JP 57106012 A JP57106012 A JP 57106012A JP 10601282 A JP10601282 A JP 10601282A JP S627754 B2 JPS627754 B2 JP S627754B2
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- input
- terminal
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
この発明は、例えばカラーテレビジヨン受像機
（以下CTVと称す）に用いられるバースト信号抜
取り、あるいはバースト信号消去を行う信号処理
回路に関するものであつて、半導体集積回路に最
適な回路構成を提供するものである。
（以下CTVと称す）に用いられるバースト信号抜
取り、あるいはバースト信号消去を行う信号処理
回路に関するものであつて、半導体集積回路に最
適な回路構成を提供するものである。
従来個別部品による回路においては信号回路の
接続点において、コンデンサ、インダクタンス素
子等の受動素子を用いて不必要な直流成分や交流
成分の除去を行つていた。
接続点において、コンデンサ、インダクタンス素
子等の受動素子を用いて不必要な直流成分や交流
成分の除去を行つていた。
しかしながら半導体集積回路においては、特に
その集積度が大きくなるにつれて、信号回路の接
続点に外付け部品となるコンデンサ、インダクタ
ンス素子等の受動素子を極力少なくすることが要
求されるので、他の方法を用いて不必要な直流成
分や交流成分の除去を行う必要が生じてきた。こ
れをさらに図面について説明する。なお、以下の
説明は被抜取り信号として合成色信号を、抜取り
信号としてバースト信号を対象とする。
その集積度が大きくなるにつれて、信号回路の接
続点に外付け部品となるコンデンサ、インダクタ
ンス素子等の受動素子を極力少なくすることが要
求されるので、他の方法を用いて不必要な直流成
分や交流成分の除去を行う必要が生じてきた。こ
れをさらに図面について説明する。なお、以下の
説明は被抜取り信号として合成色信号を、抜取り
信号としてバースト信号を対象とする。
第１図は従来の信号処理回路の一例を示す図で
ある。色信号入力端子１に加えられた第２図ａに
示すようなバースト信号ＳBと色信号Scとの合成
色信号は結合コンデンサ４を通して、トランジス
タ７のベースに加わる。トランジスタ７は抵抗器
８，１０、バイパスコンデンサ９によつてバイア
スされている。
ある。色信号入力端子１に加えられた第２図ａに
示すようなバースト信号ＳBと色信号Scとの合成
色信号は結合コンデンサ４を通して、トランジス
タ７のベースに加わる。トランジスタ７は抵抗器
８，１０、バイパスコンデンサ９によつてバイア
スされている。
一方、サンプリングパルス入力端子２には、第
２図ｂに示すようなサンプリングパルスPs（バ
ースト信号期間ＴBで“Ｈ”、非バースト信号期間
である色信号期間Tcで“Ｌ”）が加えられ、この
サンプリングパルスと抵抗器５，６によりトラン
ジスタ７はサンプリングパルスPsが“Ｈ”のと
きのみ活性領域に入り、サンプリングパルスPs
が“Ｌ”のときは遮断領域に入るようにバイアス
される。この結果、トランジスタ７のコレクタに
流れる電流I1は第２図ｃのようにバースト信号Ｓ
BとサンプリングパルスPsが重畳された電流にな
り必要なバースト信号ＳBの他に不必要なサンプ
リングパルスPsの成分も含まれた形になつてい
る。ここで電流I1は電流端子Vccからバイパスコ
ンデンサ１４を有する抵抗器１３を通して供給さ
れており、また、コンデンサ１１と変圧器１２の
１次側のコイルとでバースト信号ＳBの周波数に
同調がとられている。従つて、１次側のコイルの
両端にはバースト信号ＳBのみ電圧があらわれ、
バースト信号ＳBから大きく周波数のずれたサン
プリングパルスPsの成分はあらわれず、２次側
のコイルの出力端子３からは第２図ｄにみられる
ようにサンプリングパルス成分のないバースト信
号ＳBのみが得られる。しかしながら、集積回路
において変圧器１２を用いてパルス成分を取り除
くという方法は、外付け部品、集積回路の端子数
の増加という事態を招くので不都合である。
２図ｂに示すようなサンプリングパルスPs（バ
ースト信号期間ＴBで“Ｈ”、非バースト信号期間
である色信号期間Tcで“Ｌ”）が加えられ、この
サンプリングパルスと抵抗器５，６によりトラン
ジスタ７はサンプリングパルスPsが“Ｈ”のと
きのみ活性領域に入り、サンプリングパルスPs
が“Ｌ”のときは遮断領域に入るようにバイアス
される。この結果、トランジスタ７のコレクタに
流れる電流I1は第２図ｃのようにバースト信号Ｓ
BとサンプリングパルスPsが重畳された電流にな
り必要なバースト信号ＳBの他に不必要なサンプ
リングパルスPsの成分も含まれた形になつてい
る。ここで電流I1は電流端子Vccからバイパスコ
ンデンサ１４を有する抵抗器１３を通して供給さ
れており、また、コンデンサ１１と変圧器１２の
１次側のコイルとでバースト信号ＳBの周波数に
同調がとられている。従つて、１次側のコイルの
両端にはバースト信号ＳBのみ電圧があらわれ、
バースト信号ＳBから大きく周波数のずれたサン
プリングパルスPsの成分はあらわれず、２次側
のコイルの出力端子３からは第２図ｄにみられる
ようにサンプリングパルス成分のないバースト信
号ＳBのみが得られる。しかしながら、集積回路
において変圧器１２を用いてパルス成分を取り除
くという方法は、外付け部品、集積回路の端子数
の増加という事態を招くので不都合である。
この発明は、上述の点にかんがみなされたもの
で、変圧器やコンデンサを用いずにサンプリング
パルスを除去することができるので、集積回路内
で次段と直結することが可能であり、前述したよ
うな問題を解消した信号処理回路を提供すること
を目的とする。以下この発明について説明する。
で、変圧器やコンデンサを用いずにサンプリング
パルスを除去することができるので、集積回路内
で次段と直結することが可能であり、前述したよ
うな問題を解消した信号処理回路を提供すること
を目的とする。以下この発明について説明する。
第３図はこの発明の一実施例である。この図
で、Vccは電源端子、２１は第１の入力端子、２
２は第２の入力端子、２３は第３の入力端子、２
４は第１の出力端子、２５は第２の出力端子、２
６は第３の出力端子である。２７は第１のトラン
ジスタで、そのベースは第１の入力端子２１に、
コレクタは電源端子Vccに、エミツタは第１の出
力端子２４に接続され、さらに抵抗器３１を介し
て接地されエミツタ・フオロアを構成する。２９
は第２のトランジスタで、ベースは第２の入力端
子２２に、コレクタは電源端子Vccに、エミツタ
は第２の出力端子２５に接続され、さらに抵抗器
３２を介して接地され、エミツタ・フオロアを構
成する。２８は第３のトランジスタで、ベースは
第３の入力端子２３に、コレクタは電源端子Vcc
に、エミツタは第１の出力端子２４に接続され
る。３０は第４のトランジスタで、ベースは第３
の入力端子２３に、コレクタは電源端子Vccに、
エミツタは第２の出力端子２５に接続される。３
３，３４はトランジスタで、それぞれのエミツタ
が接続され、定電流源３５に接続され、トランジ
スタ３３のコレクタは電源端子Vccに、また、ト
ランジスタ３４のコレクタは負荷抵抗器３６を介
して電源端子Vccに接続され差動増幅器を構成し
ている。
で、Vccは電源端子、２１は第１の入力端子、２
２は第２の入力端子、２３は第３の入力端子、２
４は第１の出力端子、２５は第２の出力端子、２
６は第３の出力端子である。２７は第１のトラン
ジスタで、そのベースは第１の入力端子２１に、
コレクタは電源端子Vccに、エミツタは第１の出
力端子２４に接続され、さらに抵抗器３１を介し
て接地されエミツタ・フオロアを構成する。２９
は第２のトランジスタで、ベースは第２の入力端
子２２に、コレクタは電源端子Vccに、エミツタ
は第２の出力端子２５に接続され、さらに抵抗器
３２を介して接地され、エミツタ・フオロアを構
成する。２８は第３のトランジスタで、ベースは
第３の入力端子２３に、コレクタは電源端子Vcc
に、エミツタは第１の出力端子２４に接続され
る。３０は第４のトランジスタで、ベースは第３
の入力端子２３に、コレクタは電源端子Vccに、
エミツタは第２の出力端子２５に接続される。３
３，３４はトランジスタで、それぞれのエミツタ
が接続され、定電流源３５に接続され、トランジ
スタ３３のコレクタは電源端子Vccに、また、ト
ランジスタ３４のコレクタは負荷抵抗器３６を介
して電源端子Vccに接続され差動増幅器を構成し
ている。
次に動作について説明する。今、第１，第２の
入力端子２１と２２間に第２図ａに示される色信
号Scを入力し、バースト信号ＳBが存在するとす
る。このとき第３の入力端子２３には第２図ｅに
示す抜取りパルスＰPが入力され“Ｌ”の状態に
ある。この抜取りパルスＰPはバースト信号ＳBの
期間だけのパルス幅を有する。すなわち、第３，
第４のトランジスタ２８と３０のバイアスは第
１，第２のトランジスタ２７と２９のベースバイ
アスに比し“Ｌ”の状態にあるので、第３，第４
のトランジスタ２８，３０はカツトオフになり、
第１，第２のトランジスタ２７，２９がエミツ
タ・フオロアとして動作する。従つて、第１，第
２の入力端子２１と２２間に入力された色信号
Scはエミツタ・フオロアを通して第１，第２の
出力端子２４，２５間に出力される。第１，第２
の出力端子２４，２５には差動増幅器のトランジ
スタ３３，３４のそれぞれのベースが接続されて
いるので、第３の出力端子２６にはバースト信号
ＳBがあらわれる。次に、第１，第２の入力端子
２１，２２間に第２図ａ中の色信号Scが入力さ
れた場合は、第３の入力端子２３は第２図ｅの
“Ｈ”状態になる。すなわち、第３，第４のトラ
ンジスタ２８，３０のバイアスは第１，第２のト
ランジスタ２７，２９のベースバイアスに比し
“Ｈ”の状態にあるので、第１，第２のトランジ
スタ２７，２９はカツトオフになり、第３，第４
のトランジスタ２８，３０がエミツタ・フオロア
として動作する。従つて第１，第２の出力端子２
４，２５には色信号Scは出力されず、差動増幅
器の出力である第３の出力端子２６にも色信号
Scは出力されなくなる。また、第１，第２の出
力端子２４，２５におけるバースト期間ＴBと色
信号期間Tcの直流電位の違いは、差動増幅器で
うけているため第３の出力端子２６にはあらわれ
ない。従つて最終的な出力波形は第２図ｄのよう
になり、バースト信号ＳBのみ抜き取られた波形
が得られ、さらに直流電位も一定なため次段への
直結も可能になる。
入力端子２１と２２間に第２図ａに示される色信
号Scを入力し、バースト信号ＳBが存在するとす
る。このとき第３の入力端子２３には第２図ｅに
示す抜取りパルスＰPが入力され“Ｌ”の状態に
ある。この抜取りパルスＰPはバースト信号ＳBの
期間だけのパルス幅を有する。すなわち、第３，
第４のトランジスタ２８と３０のバイアスは第
１，第２のトランジスタ２７と２９のベースバイ
アスに比し“Ｌ”の状態にあるので、第３，第４
のトランジスタ２８，３０はカツトオフになり、
第１，第２のトランジスタ２７，２９がエミツ
タ・フオロアとして動作する。従つて、第１，第
２の入力端子２１と２２間に入力された色信号
Scはエミツタ・フオロアを通して第１，第２の
出力端子２４，２５間に出力される。第１，第２
の出力端子２４，２５には差動増幅器のトランジ
スタ３３，３４のそれぞれのベースが接続されて
いるので、第３の出力端子２６にはバースト信号
ＳBがあらわれる。次に、第１，第２の入力端子
２１，２２間に第２図ａ中の色信号Scが入力さ
れた場合は、第３の入力端子２３は第２図ｅの
“Ｈ”状態になる。すなわち、第３，第４のトラ
ンジスタ２８，３０のバイアスは第１，第２のト
ランジスタ２７，２９のベースバイアスに比し
“Ｈ”の状態にあるので、第１，第２のトランジ
スタ２７，２９はカツトオフになり、第３，第４
のトランジスタ２８，３０がエミツタ・フオロア
として動作する。従つて第１，第２の出力端子２
４，２５には色信号Scは出力されず、差動増幅
器の出力である第３の出力端子２６にも色信号
Scは出力されなくなる。また、第１，第２の出
力端子２４，２５におけるバースト期間ＴBと色
信号期間Tcの直流電位の違いは、差動増幅器で
うけているため第３の出力端子２６にはあらわれ
ない。従つて最終的な出力波形は第２図ｄのよう
になり、バースト信号ＳBのみ抜き取られた波形
が得られ、さらに直流電位も一定なため次段への
直結も可能になる。
以上詳細に説明したように、この発明は抜取り
パルスを用いてバースト信号を得るようにしたの
で、従来のようにインダクタンス素子やコンデン
サを用いず、抵抗体とトランジスタのみの簡単な
回路で被抜取り信号中の不要パルスを除き所要の
抜取り信号を得ることができるので、きわめて集
積化に適した回路を提供することができる。そし
て、この発明では第１，第２のトランジスタはエ
ミツタフオロアーとなるので、オフセツトがほと
んどなく、また低インピーダンスのため、被抜取
り信号はほとんどなまらないためスパイクも生じ
にくい。さらに、エミツタフオロアーのため差動
増幅器を何個並列に接続しても問題は生じない等
の利点を有する。
パルスを用いてバースト信号を得るようにしたの
で、従来のようにインダクタンス素子やコンデン
サを用いず、抵抗体とトランジスタのみの簡単な
回路で被抜取り信号中の不要パルスを除き所要の
抜取り信号を得ることができるので、きわめて集
積化に適した回路を提供することができる。そし
て、この発明では第１，第２のトランジスタはエ
ミツタフオロアーとなるので、オフセツトがほと
んどなく、また低インピーダンスのため、被抜取
り信号はほとんどなまらないためスパイクも生じ
にくい。さらに、エミツタフオロアーのため差動
増幅器を何個並列に接続しても問題は生じない等
の利点を有する。
第１図は従来の回路例を示す図、第２図ａ〜ｅ
は動作説明のための要部の波形図、第３図はこの
発明の一実施例を示す回路図である。 図中、２１は第１の入力端子、２２は第２の入
力端子、２３は第３の入力端子、２４は第１の出
力端子、２５は第２の出力端子、２６は第３の出
力端子、２７は第１のトランジスタ、２８は第３
のトランジスタ、２９は第２のトランジスタ、３
０は第４のトランジスタ、３１，３２は抵抗器、
３３，３４はトランジスタ、３５は定電流源、３
６は負荷抵抗器である。なお、図中の同一符号は
同一または相当部分を示す。
は動作説明のための要部の波形図、第３図はこの
発明の一実施例を示す回路図である。 図中、２１は第１の入力端子、２２は第２の入
力端子、２３は第３の入力端子、２４は第１の出
力端子、２５は第２の出力端子、２６は第３の出
力端子、２７は第１のトランジスタ、２８は第３
のトランジスタ、２９は第２のトランジスタ、３
０は第４のトランジスタ、３１，３２は抵抗器、
３３，３４はトランジスタ、３５は定電流源、３
６は負荷抵抗器である。なお、図中の同一符号は
同一または相当部分を示す。
Claims (1)
- １ 第１の入力端子と、接地との間に抵抗器が接
続された第１の出力端子と、前記第１の入力端子
にベースが接続され前記第１の出力端子にエミツ
タが接続されコレクタが電源に接続された第１の
トランジスタと；第２の入力端子と、接地との間
に抵抗器が接続された第２の出力端子と、前記第
２の入力端子にベースが接続され前記第２の出力
端子にエミツタが接続されコレクタが電源に接続
された第２のトランジスタと：第３の入力端子
と、この第３の入力端子にベースが接続され前記
第１の出力端子にエミツタが接続されコレクタが
電源に接続された第３のトランジスタと；前記第
３の入力端子にベースが接続され前記第２の出力
端子にエミツタが接続されコレクタが電源に接続
された第４のトランジスタと；電源との間に抵抗
器が接続された第３の出力端子と、前記第１と第
２の出力端子に差動入力が接続され前記第３の出
力端子に出力が接続された差動増幅器とを備え；
前記第１と第２の入力端子に被抜取り信号が入力
され前記第３の入力端子に抜取り信号が入力され
前記差動増幅器の第３の出力端子に出力信号を取
り出すことを特徴とする信号処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106012A JPS58221586A (ja) | 1982-06-17 | 1982-06-17 | 信号処理回路 |
| DE19833321837 DE3321837A1 (de) | 1982-06-17 | 1983-06-16 | Signaldiskriminator-schaltung |
| US06/852,388 US4706034A (en) | 1982-06-17 | 1986-04-15 | Signal discriminating apparatus for extracting component signals from a composite signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106012A JPS58221586A (ja) | 1982-06-17 | 1982-06-17 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58221586A JPS58221586A (ja) | 1983-12-23 |
| JPS627754B2 true JPS627754B2 (ja) | 1987-02-19 |
Family
ID=14422747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57106012A Granted JPS58221586A (ja) | 1982-06-17 | 1982-06-17 | 信号処理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4706034A (ja) |
| JP (1) | JPS58221586A (ja) |
| DE (1) | DE3321837A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812208A (en) * | 1995-06-21 | 1998-09-22 | Sony Corporation | Burst separator and slicer circuit |
| US6043850A (en) * | 1997-05-08 | 2000-03-28 | Sony Corporation | Burst gate pulse generator circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329564A (en) * | 1976-08-31 | 1978-03-18 | Fujitsu Ltd | Method of fixing ceramic substrate |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3413492A (en) * | 1965-10-11 | 1968-11-26 | Philco Ford Corp | Strobe amplifier of high speed turn-on and turn-off type having infinite noise rejection in absence of strobe pulse |
| JPS5722504B1 (ja) * | 1971-02-26 | 1982-05-13 | ||
| JPS5148418B1 (ja) * | 1971-04-30 | 1976-12-21 | ||
| JPS4893216A (ja) * | 1972-03-10 | 1973-12-03 | ||
| US4038681A (en) * | 1976-01-29 | 1977-07-26 | Rca Corporation | Chroma-burst separator and amplifier |
| US4001603A (en) * | 1976-02-25 | 1977-01-04 | National Semiconductor Corporation | Emitter load switching circuit |
| NL7700809A (nl) * | 1977-01-27 | 1978-07-31 | Philips Nv | Schakeling waarvan een eerste deel binnen een monolithisch geintegreerd halfgeleiderlichaam opgenomen is. |
| US4097896A (en) * | 1977-02-23 | 1978-06-27 | Rca Corporation | Sync separator circuit |
| US4109215A (en) * | 1977-04-27 | 1978-08-22 | Precision Monolithics, Inc. | Dual mode output amplifier for a sample and hold circuit |
-
1982
- 1982-06-17 JP JP57106012A patent/JPS58221586A/ja active Granted
-
1983
- 1983-06-16 DE DE19833321837 patent/DE3321837A1/de active Granted
-
1986
- 1986-04-15 US US06/852,388 patent/US4706034A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329564A (en) * | 1976-08-31 | 1978-03-18 | Fujitsu Ltd | Method of fixing ceramic substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3321837A1 (de) | 1984-02-09 |
| DE3321837C2 (ja) | 1991-01-10 |
| US4706034A (en) | 1987-11-10 |
| JPS58221586A (ja) | 1983-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007053794A (ja) | 制御可能なフィルタ装置 | |
| JPS63157515A (ja) | フィルター回路 | |
| EP0652635B1 (en) | A differential gain stage for use in standard bipolar ECL processes | |
| KR950008135B1 (ko) | 신호발생장치 | |
| JPS627754B2 (ja) | ||
| KR19980018571A (ko) | 전자 회로 및 저항기 네트워크 | |
| JP3072002B2 (ja) | アクティブバンドパスフィルタ | |
| JPH04192607A (ja) | アイソレーションアンプ回路 | |
| US3443237A (en) | Balanced to unbalanced transistor amplifier | |
| JPH03125507A (ja) | 周波数変換回路 | |
| JP2998107B2 (ja) | 中間周波増幅装置 | |
| JPS62294305A (ja) | 周波数変換回路 | |
| JPH0325085B2 (ja) | ||
| JPH02296408A (ja) | 差動増幅回路 | |
| JPH07106927A (ja) | デューティ補正回路 | |
| JPH0453065Y2 (ja) | ||
| JPS6145633Y2 (ja) | ||
| JPH0434579Y2 (ja) | ||
| JPS6153907B2 (ja) | ||
| JP3145690B2 (ja) | ジャイレータ遅延回路 | |
| JPS637088A (ja) | ノツチフイルタ−のスイツチ回路 | |
| JPH0448815A (ja) | 増幅回路 | |
| JPH0240945A (ja) | Ｍｏｓ容量結合回路 | |
| JP2002358603A (ja) | 磁気再生装置 | |
| JPH0653752A (ja) | 増幅器 |