JPS6255745A - 記憶装置のデータ保全装置 - Google Patents
記憶装置のデータ保全装置Info
- Publication number
- JPS6255745A JPS6255745A JP60195254A JP19525485A JPS6255745A JP S6255745 A JPS6255745 A JP S6255745A JP 60195254 A JP60195254 A JP 60195254A JP 19525485 A JP19525485 A JP 19525485A JP S6255745 A JPS6255745 A JP S6255745A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- interface
- external
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、記憶装置のデータ保全方式に関し、特に接続
されている外部制御装置の故障時のデータ保全方式に関
する。
されている外部制御装置の故障時のデータ保全方式に関
する。
近年記憶装置は半゛導体集積回路の著しい進歩、特に、
メモリ集積回路の大容量化による、小型でビット当りの
単価の安くなってきた事などによって、大規模記憶装置
が提供されるようになった。
メモリ集積回路の大容量化による、小型でビット当りの
単価の安くなってきた事などによって、大規模記憶装置
が提供されるようになった。
従来、ｐンビュータにおける、データの格納は、使用頻
度の高いものは、メインメモリと呼ばれる半導体による
記憶装置、低いものは磁気ディスク等の外部記憶装置に
行っていた。これらの装置を制御するものが記憶制御装
置、入力／出力制御装置（半導体による記憶装置と磁気
ディスク等の外部記憶装置の動作速度は全く違う為、制
御製置は別のものとなる）であるが、記憶制御装置が故
障した場合は、その配下のメインメモリで重要なデータ
は、外部記憶装置にも格納されているので記憶制御装置
が回復した時点で、外部記憶装置からメインメモリへ入
力される。又、外部記憶装置は、入力／出力制御装置か
らの動作命令、格納データ等がすべて正常に入力された
のち、動作が起動される為、入力／出力制御装置が途中
で故障してもデータが保証される。この外部記憶装置に
も、前述した様に半導体による大規模記憶装置が、その
高速性をメリットに電子ディスクと呼ばれる装置”が提
供されるようになった。
度の高いものは、メインメモリと呼ばれる半導体による
記憶装置、低いものは磁気ディスク等の外部記憶装置に
行っていた。これらの装置を制御するものが記憶制御装
置、入力／出力制御装置（半導体による記憶装置と磁気
ディスク等の外部記憶装置の動作速度は全く違う為、制
御製置は別のものとなる）であるが、記憶制御装置が故
障した場合は、その配下のメインメモリで重要なデータ
は、外部記憶装置にも格納されているので記憶制御装置
が回復した時点で、外部記憶装置からメインメモリへ入
力される。又、外部記憶装置は、入力／出力制御装置か
らの動作命令、格納データ等がすべて正常に入力された
のち、動作が起動される為、入力／出力制御装置が途中
で故障してもデータが保証される。この外部記憶装置に
も、前述した様に半導体による大規模記憶装置が、その
高速性をメリットに電子ディスクと呼ばれる装置”が提
供されるようになった。
上述した従来の記憶装置は、メインメモリの場合、記憶
制御装置が故障して回復した時に、外部記憶装置からデ
ータを復帰させる為、、近年容量の大きくなってきたメ
インメモリの場合、復帰に時間がかかるという欠点があ
る。
制御装置が故障して回復した時に、外部記憶装置からデ
ータを復帰させる為、、近年容量の大きくなってきたメ
インメモリの場合、復帰に時間がかかるという欠点があ
る。
又、半導体による大規模外部記憶装置は、その高速性の
メリットを生かす為に、磁気ディスクのように、動作命
令・データ等がすべて正常だと判断してから動作する方
法は使用が非常に困難な為、メインメモリと同等の扱い
をして、復帰に時間がかかるという欠点がある。
メリットを生かす為に、磁気ディスクのように、動作命
令・データ等がすべて正常だと判断してから動作する方
法は使用が非常に困難な為、メインメモリと同等の扱い
をして、復帰に時間がかかるという欠点がある。
本発明のデータ保全方式は、外部制御装置によりデータ
の書込み及び読出し動作を起動する記憶装置において、
外部制御装置の正常性をチェックする正常性チェック手
段と、外部制御装置からの命令によるデータの書き換え
動作中かどうかの七二夕をするモニタ手段と、前記圧覚
性ナエック手段からの異常信号を入力し、異常へ移行し
た時点で、前記モニタ手段からの動作中信号が入力され
ていればエラー信号を発生するエラー検出手段と、この
エラー検出手段からのエラー信号により、動作中の命令
内容（特にアドレス部分）を保持する保持手段と、前記
正常性チェック手段からの異常信号により外部制御装置
とのインタフェースをほぼ全て切り離し、外部制御装置
が正常となり、再接続命令（このインタフェースのみ切
り離さない）が入力された時にインタフェースを再接続
するインタフェース・ロック手段を有している。
の書込み及び読出し動作を起動する記憶装置において、
外部制御装置の正常性をチェックする正常性チェック手
段と、外部制御装置からの命令によるデータの書き換え
動作中かどうかの七二夕をするモニタ手段と、前記圧覚
性ナエック手段からの異常信号を入力し、異常へ移行し
た時点で、前記モニタ手段からの動作中信号が入力され
ていればエラー信号を発生するエラー検出手段と、この
エラー検出手段からのエラー信号により、動作中の命令
内容（特にアドレス部分）を保持する保持手段と、前記
正常性チェック手段からの異常信号により外部制御装置
とのインタフェースをほぼ全て切り離し、外部制御装置
が正常となり、再接続命令（このインタフェースのみ切
り離さない）が入力された時にインタフェースを再接続
するインタフェース・ロック手段を有している。
次に、本発明・について図面を参照して詳細に説明する
。
。
第１図は本発明の一実施例を示す。第１図において、本
実施例は記憶装置のデータ保全方式で、外部制御装置（
図示せず）状態信号ｌを入力し、通常動作制御回路１５
とを有している。このチェック回路２は外部制御装置に
異常がある場合に外部異常信号３をエラー検出回路５お
よびインタフェースロック回路６に供給する。インタフ
ェースロック回路６では外部異常時にはインタフ“エー
スロック信号１３をオン状態にし、後述する通常動作制
御回路１５からのロック解除信号１２が入力され、外部
異常信号３が解除されていれば、インタフェースロック
信号１３をオフ状態にする。一方通常動作制御回路１５
はインタフェース信号１４を入力して、インタフェース
ロック信号１３がオフであれば、動作起動信号１１を出
力し、データ書換時にはデータ書換モニタセット信号１
６をデータ書換動作モニタ回路７に出力し、インタフェ
ースロック信号１３がオンであっても、インタフェース
信号１４がロック解除命令を示している場合には、ロッ
ク解除信号１２を出力し、動作中の命令内容８を出力す
る。データ書換動作モニタ回路７は通常動作制御回路１
５からのデータ書換モニタセット信号１６によりセット
され、書換動作終了時刻まで、書換中信号４をエラー検
出回路５に出力する。エラー検出回路５は書換中信号４
のラー情報保持回路１０はエラー信号９が入力されると
、動作中の命令内容８すなわちどの部分のデータを書き
換え中なのかを保持するように構成されている。
実施例は記憶装置のデータ保全方式で、外部制御装置（
図示せず）状態信号ｌを入力し、通常動作制御回路１５
とを有している。このチェック回路２は外部制御装置に
異常がある場合に外部異常信号３をエラー検出回路５お
よびインタフェースロック回路６に供給する。インタフ
ェースロック回路６では外部異常時にはインタフ“エー
スロック信号１３をオン状態にし、後述する通常動作制
御回路１５からのロック解除信号１２が入力され、外部
異常信号３が解除されていれば、インタフェースロック
信号１３をオフ状態にする。一方通常動作制御回路１５
はインタフェース信号１４を入力して、インタフェース
ロック信号１３がオフであれば、動作起動信号１１を出
力し、データ書換時にはデータ書換モニタセット信号１
６をデータ書換動作モニタ回路７に出力し、インタフェ
ースロック信号１３がオンであっても、インタフェース
信号１４がロック解除命令を示している場合には、ロッ
ク解除信号１２を出力し、動作中の命令内容８を出力す
る。データ書換動作モニタ回路７は通常動作制御回路１
５からのデータ書換モニタセット信号１６によりセット
され、書換動作終了時刻まで、書換中信号４をエラー検
出回路５に出力する。エラー検出回路５は書換中信号４
のラー情報保持回路１０はエラー信号９が入力されると
、動作中の命令内容８すなわちどの部分のデータを書き
換え中なのかを保持するように構成されている。
第２図〜第５図のタイムチャートを参照して本実施例の
動作を説明する。第２図において、舟外部制御装置状態
信号１が正常を示していると、外部正常性チェック回路
２は、外部異常信号３を０“に保っている。この信号を
入力しているインタフェースロック回路６は、インタフ
ェースロック信号１３をやはり“０“に保っている、従
って通常動作制御回路１５は、インタフェース信号１４
を入力するとそれに基づいた動作起動信号１１を出力し
、更に、この動作がデータ書換動作であれば、データ書
換モニタセット信号１６を出力する、この時、動作中命
令内容８も出力しているＱデータ書換動作モニタ回路７
は、モニタセット信号１６を入力後書換動作の終了まで
、書換中信号を１１”に保つ。通常はこの様に動作する
が、外部制御装置に伺らかの異常があった場合を第３図
を参照して説明する。第３図において、外部制御装置状
態信号１が異常を示しているとき、外部正常性チェック
回路２は、外部異常信号３を１１″の状態にする。この
信号により、インタフェースロック回路６は、インタフ
ェースロック信号１３をＶ″１”に保持する。この時、
通常動作制御回路１５にインタフェース信号１４を入力
しても、インタフェースの内容がロック解除命令以外で
あれば、ロック信号１３が２１“である為、制御回路１
５の出力信号、動作起動信号１１．データ書換モニタセ
ット信号１６．ロック解除信号１２および動作中命令内
容８はすべてゝゝ０“のままであり、なんら動作を行わ
ない。
動作を説明する。第２図において、舟外部制御装置状態
信号１が正常を示していると、外部正常性チェック回路
２は、外部異常信号３を０“に保っている。この信号を
入力しているインタフェースロック回路６は、インタフ
ェースロック信号１３をやはり“０“に保っている、従
って通常動作制御回路１５は、インタフェース信号１４
を入力するとそれに基づいた動作起動信号１１を出力し
、更に、この動作がデータ書換動作であれば、データ書
換モニタセット信号１６を出力する、この時、動作中命
令内容８も出力しているＱデータ書換動作モニタ回路７
は、モニタセット信号１６を入力後書換動作の終了まで
、書換中信号を１１”に保つ。通常はこの様に動作する
が、外部制御装置に伺らかの異常があった場合を第３図
を参照して説明する。第３図において、外部制御装置状
態信号１が異常を示しているとき、外部正常性チェック
回路２は、外部異常信号３を１１″の状態にする。この
信号により、インタフェースロック回路６は、インタフ
ェースロック信号１３をＶ″１”に保持する。この時、
通常動作制御回路１５にインタフェース信号１４を入力
しても、インタフェースの内容がロック解除命令以外で
あれば、ロック信号１３が２１“である為、制御回路１
５の出力信号、動作起動信号１１．データ書換モニタセ
ット信号１６．ロック解除信号１２および動作中命令内
容８はすべてゝゝ０“のままであり、なんら動作を行わ
ない。
次に、動作途中で外Ｓ制御装置の状態が変化する場合を
第４図を参照して説明する。第４図において、第２図の
場合と同様の動作で通常動作を開始するが、動作途中で
外部制御装置状態信号１が正常から異常へ移行すると、
外部正常性チェック回路２は、外部異常信号３を“Ｏ“
→“１“へ移行さゼることにより、インタフェースロッ
ク回路６も、インタフェースロック信号１３４”Ｏ“→
ゝｌ“へ移行し、以後のインタフェース信号を受けつけ
なくする。また、１記外部異常信号３のゝゝＯ“→“１
“へ移行を起動として、エラー検出回路５は、現在デー
タの書換中であることを、書換中信号４により検出して
、エラー信号９を出力する（データ書換中に外部制御装
置が異常となった時その書換用データが保証されない為
エラーとなる）、このエラー信号９により、エラー情報
保持回路１０は、動作中命令内容８を保持する。このこ
とにより、本実施例では、誤動作の可能性のある動作状
態（主にアドレス）を、外部制御装置が正常に戻った時
に、知ることにより、それ以外の部分の正常性を保証し
、線画部分の訂正のみにより、再び通常動作に戻す事が
できる。
第４図を参照して説明する。第４図において、第２図の
場合と同様の動作で通常動作を開始するが、動作途中で
外部制御装置状態信号１が正常から異常へ移行すると、
外部正常性チェック回路２は、外部異常信号３を“Ｏ“
→“１“へ移行さゼることにより、インタフェースロッ
ク回路６も、インタフェースロック信号１３４”Ｏ“→
ゝｌ“へ移行し、以後のインタフェース信号を受けつけ
なくする。また、１記外部異常信号３のゝゝＯ“→“１
“へ移行を起動として、エラー検出回路５は、現在デー
タの書換中であることを、書換中信号４により検出して
、エラー信号９を出力する（データ書換中に外部制御装
置が異常となった時その書換用データが保証されない為
エラーとなる）、このエラー信号９により、エラー情報
保持回路１０は、動作中命令内容８を保持する。このこ
とにより、本実施例では、誤動作の可能性のある動作状
態（主にアドレス）を、外部制御装置が正常に戻った時
に、知ることにより、それ以外の部分の正常性を保証し
、線画部分の訂正のみにより、再び通常動作に戻す事が
できる。
外部制御装置が、一旦異常となり正常に戻った後に、イ
ンタフェースはロック状態のままであるので、それを解
除する動作を第５図で説明する。
ンタフェースはロック状態のままであるので、それを解
除する動作を第５図で説明する。
インタフェース信号１４が、通常動作制御回路１５へ入
力されると、インタフェースロック信号１３が１１“で
あるが、インタフェース信号の内容がロック解除である
為、制御回路１５はロック解除信号１２を出力する。こ
れにより、インタフェースロック回路６は、インタフェ
ースロック信号１３を１１“→ゝ０“へと戻し、通常動
作が可能となる。
力されると、インタフェースロック信号１３が１１“で
あるが、インタフェース信号の内容がロック解除である
為、制御回路１５はロック解除信号１２を出力する。こ
れにより、インタフェースロック回路６は、インタフェ
ースロック信号１３を１１“→ゝ０“へと戻し、通常動
作が可能となる。
本発明は１以上説明したように、外部制御装置の状態を
常に観測することＫより、外部装置の異常時には外部イ
ンタフェースを遮断し、誤動作をする疑いのある動作の
内容を保持することにより、外部制御装置が復旧した時
に、データの内容を最大限に保証できるという効果があ
る。
常に観測することＫより、外部装置の異常時には外部イ
ンタフェースを遮断し、誤動作をする疑いのある動作の
内容を保持することにより、外部制御装置が復旧した時
に、データの内容を最大限に保証できるという効果があ
る。
第１図は本発明の一実施例を示すブロック図、第２図乃
至第５図は本実施例におけるタイムチャートを示す図で
ある。 １・・・・・・外部制御装置状態信号、２・・・・・・
外部正常性チェック回路、３・・・・・・外部異常信号
、４・・・・・・書換中信号、５・・・・・・エラー検
出回路、６・・・・・・インタフェースロ、り回路、７
・・・・・・データ書換動作モニタ回路、８・・・・・
・動作中命令内容、９・・・・・・エラー信号、１０・
・・・・・エラー情報保持回路、１１・・・・・・動作
起動信号、１２・・・・・・ロック解除信号、１３・・
・・・・インタフェースロック信号、１４・・・・・・
インタフェース信号、１５・・・・・・通常動作制御回
路、１６・・・・・・データ書換モニタセット信号。 タト番シｌＰｊ＃欄ミ虻杉１じβＳ干テｌイシク入−ス
１各号４ ：）Ｃ）〔？す炸ｒ乍違じツワ
賀ν’ｉｆｆ ＥｆＭデータ１−１ジビ
（シ＝り数トイ右げジｔ６−−−［−］−］一一−−−
−−−−−−−−−−一工う一信−！Ｊデ 、□ 第２ ＠ インタフェース信号！４ 形ｆとΣ第３ 閏 りＬ＃ ＠ｔｍｉ５唾ｔｔ）ミニ真！−ｍｔ ７
正 ｚイシク７エースフ−／７傷号
／Ｊ イ；りと一ス倭号 １４ ２Ｘ］Ｃ２２２−で帛
４ 図 イ；りｈ−ズシクやｐ号１３ （’Ｑ り’ｊＣ−Ｋ ４Ｓｙ”ｙ １４
ｕ二手 ５ 図
至第５図は本実施例におけるタイムチャートを示す図で
ある。 １・・・・・・外部制御装置状態信号、２・・・・・・
外部正常性チェック回路、３・・・・・・外部異常信号
、４・・・・・・書換中信号、５・・・・・・エラー検
出回路、６・・・・・・インタフェースロ、り回路、７
・・・・・・データ書換動作モニタ回路、８・・・・・
・動作中命令内容、９・・・・・・エラー信号、１０・
・・・・・エラー情報保持回路、１１・・・・・・動作
起動信号、１２・・・・・・ロック解除信号、１３・・
・・・・インタフェースロック信号、１４・・・・・・
インタフェース信号、１５・・・・・・通常動作制御回
路、１６・・・・・・データ書換モニタセット信号。 タト番シｌＰｊ＃欄ミ虻杉１じβＳ干テｌイシク入−ス
１各号４ ：）Ｃ）〔？す炸ｒ乍違じツワ
賀ν’ｉｆｆ ＥｆＭデータ１−１ジビ
（シ＝り数トイ右げジｔ６−−−［−］−］一一−−−
−−−−−−−−−−一工う一信−！Ｊデ 、□ 第２ ＠ インタフェース信号！４ 形ｆとΣ第３ 閏 りＬ＃ ＠ｔｍｉ５唾ｔｔ）ミニ真！−ｍｔ ７
正 ｚイシク７エースフ−／７傷号
／Ｊ イ；りと一ス倭号 １４ ２Ｘ］Ｃ２２２−で帛
４ 図 イ；りｈ−ズシクやｐ号１３ （’Ｑ り’ｊＣ−Ｋ ４Ｓｙ”ｙ １４
ｕ二手 ５ 図
Claims (1)
- 外部制御装置により、データの書込み及び読出し動作起
動する記憶装置において、外部制御装置の正常性をチェ
ックする正常性チェック手段と、外部制御装置からのデ
ータの書き換え動作中かどうかのモニタをするモニタ手
段と、前記正常性チェック手段からの異常信号を入力し
、異常へ移行した時点で前記モニタ手段からの動作中信
号が入力されていればエラー信号を発生するエラー検出
手段と、前記エラー検出手段からのエラー信号により、
動作中の命令内容を保持する保持手段と、前記正常性チ
ェック手段からの異常信号により、外部制御装置とのイ
ンタフェースをほぼ全て切り離し、外部制御装置が正常
となり、再接続命令が入力された時に、インタフェース
を再接続する、インタフェース・ロック手段とにより構
成され、外部制御装置がいかなる時に故障しても、記憶
装置のデータ内容を保持あるいは、データ破壊の個所を
示してそれ以外のデータ内容を保証することを特徴とす
る記憶装置のデータ保全方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60195254A JPH0831063B2 (ja) | 1985-09-03 | 1985-09-03 | 記憶装置のデータ保全装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60195254A JPH0831063B2 (ja) | 1985-09-03 | 1985-09-03 | 記憶装置のデータ保全装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6255745A true JPS6255745A (ja) | 1987-03-11 |
| JPH0831063B2 JPH0831063B2 (ja) | 1996-03-27 |
Family
ID=16338072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60195254A Expired - Fee Related JPH0831063B2 (ja) | 1985-09-03 | 1985-09-03 | 記憶装置のデータ保全装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831063B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0554802U (ja) * | 1991-12-27 | 1993-07-23 | 新明和工業株式会社 | 油圧シリンダのチェックボール制御ロッド |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144833A (ja) * | 1984-01-06 | 1985-07-31 | Nec Corp | デ−タ記憶処理装置 |
-
1985
- 1985-09-03 JP JP60195254A patent/JPH0831063B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144833A (ja) * | 1984-01-06 | 1985-07-31 | Nec Corp | デ−タ記憶処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0554802U (ja) * | 1991-12-27 | 1993-07-23 | 新明和工業株式会社 | 油圧シリンダのチェックボール制御ロッド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831063B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790034B2 (ja) | 非運用系メモリ更新方式 | |
| US20030041290A1 (en) | Method for monitoring consistent memory contents in redundant systems | |
| JPS6255745A (ja) | 記憶装置のデータ保全装置 | |
| JPS6011950A (ja) | 二重化メモリシステム | |
| JPS62113250A (ja) | デ−タ記憶装置 | |
| JP3311776B2 (ja) | ディスクサブシステムにおけるデータ転送チェック方式 | |
| JPH11119876A (ja) | バックアップ機能を有する記憶回路及び情報処理装置 | |
| JPS5812011A (ja) | 入力出力チエツク方式 | |
| JPH02245954A (ja) | 半導体記憶装置 | |
| JPH0588992A (ja) | メモリ制御方式 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH04252344A (ja) | コンピュータシステム | |
| JPS61150041A (ja) | 二重化情報処理システム | |
| JPH05324487A (ja) | メモリ制御システム | |
| JPS63311550A (ja) | メモリチェック方式 | |
| JPH04364552A (ja) | パリティ監視回路付きメモリ回路 | |
| JPH04184551A (ja) | 電子ディスク装置のデータ復旧方式 | |
| JPS63192088A (ja) | 文字出力装置の故障回復方式 | |
| JPH0296855A (ja) | メモリコントロール回路における故障検出方式 | |
| JPS62166401A (ja) | 電子計算機の多重化システム | |
| JPH07152659A (ja) | コンピュータの記憶データ保護装置 | |
| JPH05324373A (ja) | 計算機システムのバス切換装置 | |
| JPH0440542A (ja) | メモリ制御システム | |
| JPH02301836A (ja) | データ処理システム | |
| JPH04168670A (ja) | 磁気ディスク障害処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |