JPS62501252A - 内部レジスタモデル化した直列バス化無線システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 内部レジスタモデル化した直列ハス化無線システム関連出願に幻するクロスリフ ァレンス 本特許出願は、本特許出願と同一日付で出願され、ここに参考のため述べられて おり、あたかも全文が述べられているようにその一部を述べである下記の特許出 願に関する。

直列リンク通信プロトコル レジスタモデル化無線デバイス間の１ｉｌｌｌ信方法発明方法野 ここに開示しである発明は無線機設計構造に関する。

更に具体的に云うと、本発明は双方向移動無線機設計構造に関する。

発明の背景 本発明に対する必要性は、変更がきわめて難しいように構成された無線機構造の 諸問題、無線機周辺装置部品間の複雑で信頼度の低いケーブリング相互接続、お よび設計目標としての人間工学の一般的欠如から生じている。

現在の移動無線機製品はサブシステム制御オプションの周囲に設計されており、 そこでは各オプションは機能的には互いに独立しでいるが、コマンドおよび制御 については他のオプションに強い相互依存性を有する。従って高度の相互依存性 により、無線機システム全体を個々のサブシステムを設計する前に考えなければ ならなかった。一般的には１個または２個の主要システム成分が他のサブシステ ムのためのコマンドおよび制御オーバヘッドのすべてを調和を保ちつつ総合する 責任を負った。無線機構造は無線機システムの設計開始時に考えられたハードウ ェア、コマンドおよび制御構造によって制約をうけた。その後の無線機サブシス テムは基本構造がすでに形を与えられていた（ｃａｓ　Ｌ）ために調整が困難で あった。従って、無線機システムはひとたび構成されると、新たなサブシステム 、機構および強化策を便利に統合することができなかった。

更に、現在の移動無線機はしばしば制約ヘッドパッケージ内にのみ位置している オプションサブシステム間のかなり複雑なケーブリング（ｃａｂｌｉｎｇ）を必 要とする。ヘッドケーブリングを；ｔ、ＩＪ御する無線機はまた複雑で高価であ り、信頼度が低い。各々の個々のスイッチ、制御装置又はインジケータはそれが 制御することになっているサブシステム又はオプションに個別的にハード配線さ れていた。移動無線機は完成すると一般に鳥の巣状のケーブリングを含む。例え ば、完全なオプション能力に対しては３５コンダククケーブルが一般的である。

従って、移動無線機を用いた場合に実地に出会う問題の多くは制御ヘッドシステ ムの不完全なケーブリングおよびそれに対応づけられたコネクタに原因があった 。

その他の移動無線機は制御ヘッドと基本無線機との間の従来との並列リンクを直 列化した。更に別の移動無線機はＲ，Ｆ。

リンクに関し移動無線機システム全体をレジスタモデル化した。

しかし、完全に新らしい無線機アーキテクチュアを作るためにあらゆるサブシス テム相互接続リンクを内部直列バス化しあらゆるデバイスを内部レジスタモデル 化したものはなかった。

現在の制御ヘッドパッケージは（１つ又は複数のサブシステムオプションを構成 する場合には）物理的に大きくなり、電源および一般的インタフエーシングのた めに冗長回路を必要とすることがしばしばある。

多数の一般的な、暗号によって識別するスイッチ、電力を消費し、暗号によって 識別するインジケータ、および間違った又は存在しないオペレータフィードバッ クおよび確認のためにヒユーマンインターフェースが欠如している。

無線機が種々の通信環境内で動作することがあるモード選択システムおよび精巧 なデータ制？１１システムは、この現在の変更が難しい、紛られしい、複雑なア プローチの故に機能的能力が著しく制限されている。

ここに提案されている構造はこれらの問題の多くを除去し、構造化サブシステム インタフェースを用いて将来拡張する方法を提供している。更に、提示される概 念はダッシュマウント（ｄａｓｈ−ｍｏｕｎｔ）、トランクマウント（Ｌｒｕｎ ｋ−ａｍｏｕｎｔ）および遠隔制御移動無線機システムにも同様に適用する。

本発明はアドレス可能な“利口な（ｓｍａｒｔ）”周辺無線機サブシステムを備 えた基本無″ｆＡｅ！構造を内部レジスタモデル化および内部直列ハス化し固有 の柔軟性及び拡張を可能にすることによってこの問題を解決する。

本発明は論理的な人間工学的制御およびオペレータ確認フイ−ドパツクを備えた 信頼度の高い内部レジスタモデル化、アトドレス可能内部直列バス化移動無線機 アーキテクチュアを備えることによって先行技術より優れたこの分野における著 しい進歩を提示するものである。

発明の筒車な要約 本発明の目的は論理的な人間工学的制御およびオペレータ確認フィードバックを 備えた信頼できる内部レジスタモデル化、アドレス可能な内部直列バス化移動無 線機アーキテクチュアを提供することである。

本発明のもう１つの目的は信じられないほどの融通性をもって構成された無線機 構造を提供することである。

本発明のもう１つの目的は種々の無ｖＡ機すブシステム間にコマンドおよび制御 処理を分配してそれらのサブシステムにより高度の融通性と自律性とを与えるこ とである。

本発明の更にもう１つの目的は無線機周辺装置部品間の簡単で信頼度の高いケー ブリング相互接続を提供することである。

本発明の更にもう１つの目的は、各サブシステムのコマンドおよび制御に必要な オペレータ入力、出力およびフィードバックを助長するため各機能的サブシステ ムと多重化できる′利口な（ｓｍａｒｔど制御ヘッドを使用することである。

本発明のもう１つの目的は、制御ヘッドおよび機能的サブシステムの不必要な冗 長性なしに単一の移動システムの多数の種々の無線機、機能、機構および強化手 段を有することができる無線機システムを提供することである。

本発明の最後の目的は論理的な人間工学システム制御およびオペレータ確認フィ ードバックを提供することである。

本発明の究極的目的は論理的な人間工学的制御およびオペレータ確認フィードバ ックを備えた信頼度の高い内部レジスタモデル化、アドレス可能な内部直列バス 化移動無線機アーキテクチュアを提供することである。

本発明によると、プロセッサの仮想状態をモデル化するアドレス可能なレジスタ 、アドレス可能なレジスタ間の通信をするためにレジスタモデル化プロセッサを 相互接続する直列バス、前記情報を前記のアドレス可能なレジスタへ、又は前記 のアドレス可能なレジスタから送って前記無線機部分の仮想状態を情報を前記の アドレス可能なレジスタ手段から又は前記のアドレス可能なレジスタ手段へそれ ぞれ通信することによって決定又は変更できる通信プロトコルとを含むレジスタ モデル化無線機システムが提供されている。通信プロトコルは更にアドレス、オ ペレーションコード、任意データ、および周期冗長検査パケットのような誤り検 出デバイスを有する情報パケットを含む。

オペレーションコードは１群の原始オペレーションコード、リセット、読取、書 込、ピットセット、ビットクリア、肯定応答および否定応答から選択される。

このように、論理的な人間工学的制御およびオペレータ確認フィードバックを備 えた信頼度の高い内部レジスタモデル化、アドレス可能な内部直列バス化移動無 線機アーキテクチュアが提供されている。

図面の簡単な説明 本発明による追加の目的、特徴および利点は添付の図面とともに下記の詳細な説 明から非制限的例によって更に明らかに理解されると思う。

第１図は本発明の好ましい実施例による論理的な人間工学的制御およびオペレー タフィードバックを備えた信頼度の高い内部レジスタモデル化、アドレス可能な 内部直列バス化移動無線機アーキテクチュアを示すブロック図である。

第２図は各サブシステムマイクロコンピュータを表わｔ−ａ的な内部レジスタモ デル化構造を示す。

第３図は本発明による直列リンク通信プロ］・コルである。

第４図は本発明の好ましい実施例によるレジスタモデル化合成（ｓｙｎｔｈｅｓ ｉｚｅｄ）無線機である。

第５図は第４図の合成無線機用のデバイスドライバルーチンの適例となる流れ図 である。

第６図は本発明の好ましい実施例による別のレジスタモデル化合成無線機である 。

第７図は第６図の合成無線機用のデバイスドライバルーチンの適例となる流れ図 である。

第８図は本発明の好ましい実施例によるレジスタモデル化チャネル化無線機であ る。

第９図は第８図のチャネル化無線機用のデバイスドライバルーチンの適例となる 流れ図である。

第１Ｏ図は本発明による直列リンクポーリング構成である。

第１１図は必ずしも完全には構成されていない従来の制御ヘッドを図解したもの である。

第１２図は本発明の好ましい実施例の人間工学的な完全に構成された制御ヘッド を図解したものである。

本発明はすべての図面を通じて同一参照数字は同一部品を示している添付の図面 とともに詳細な説明を参照することによって容易に理解されるものと思う。

好ましい実施例の説明 第１図は本発明の好ましい実施例による論理的な人間工学的制御およびオペレー タ確認フィードバックを備えた信頼度の高い内部レジスタモデル化、アドレス可 能な内部直列バス化移動無線機アーキテクチュアを示すブロック図である。

第２図は各サブシステムマイクロコンピュータを表わす一般的な内部レジスタモ デル化構造を示すブロック図である。この基本構造は制御ヘッドおよび１ａ能的 サブシステムの不必要な冗長性なしに単一の移動システム内に多数の無線機、機 能、機構および強化手段を有する無線システム能力を提供する。

一般的レジスタモデル 第２図に示すように、無線システム設計に対する一般的アプローチは、無線機周 辺装置２００を１セツトの定義された、アドレス可能なレジスタ２１０を含むデ ジタルマシンとみなすことによって与えられる。次にこの１セツトのレジスタ２ １０の内容は、無線デバイス２２０が行うオペレーションおよび任意の時点にお けるデバイス２２０、周辺装置又はサブシステム２００の仮想状態を定義するの に用いることができる。

デバイス２２０を制御するレジスタ２１０の内容を処理するために、小さい１セ ツトの一般的な原始命令が定義されている。最も原始的な命令はアドレスされた レジスタ２１０の内容を読取る、又は書込む（変更する）命令である。これらの 原始命令はバス２３０によって伝送され、データを周辺装置２００の任意のアド レスされたレジスタ２４０に書込ませ、又はレジスタ２４０から続出させ、又は 変更し、又はそのレジスタ２４０について検査を行わせる。原始命令セットおよ び伝送書式は、デバイス２２０周辺装置２００又は将来のシステムを構成しうる 異なる周ｉ２２装置２００の種々の組合せ（第１図）に追加してもよい将来の機 能強化手段とは無関係にすべての周辺装置２００について同じままである。

種々の周辺装置２００の機能はそのレジスタセット２１０の内容によって制御さ れ各レジスタの内容２４０は単一の命令によってアドレスできるので、同じよう な原始機能（マクロ）の組合せを作って新たな主要周辺装置２００又はデバイス 機能２００機能を直列で行うことができる。この機構は周辺装置２００の新たな コマンドオペレーションコードを実際に実施することなしに新たな“コマンド” に応答する能力を周辺装置２００に与える。原始命令セットは安定した状態にと どまっていて周辺装置２００の互換性を向上させることができる。

現在および将来のシステムオクションおよびコマンド／制御サブシステムを共通 の連係を用いて構造化され統一された双方向無線システムに統合する概念アーキ テクチュアが更に第１図に開示されている。

総説 第１図に開示しであるのは、パラメータデータ転送およびシステム制御のために 共通の直列リンケージ２３０を用いた多重プロセッサである。各主要システムオ プション又は機能は“局所”プロセッサ１１０　（即ち周辺装置２００　）によ って独立して行われ、直列データリンク２３０でシステムにインタフェースして いる。

いくつかの定義語がシステムの基本的素子、即ちコアプロセッサ１２０．１４０ および２００、制御プロセッサ１５０、局所プロセッサ１１０およびリンケージ バス２３０を記述するのに用いられている。最小システムはコアプロセッサ２０ ０、制御プロセッサ１５０およびバス２３０を含む。

コアプロセッサ２００は直接に無線ＩＥｓ！２２０　（第２図）にインタフェー スし、特定の無線機に対応づけられた低いレベルタスク２５０（第２図）の多く を行う。これらのタスクは合成器／素子制御１３０、送信出力レベル制御、オー ディオミューティング、チャネル走査論理、受信／送信および送信／受信順序タ イミング２６０　（第２図）、可聴下信号発生および検出、ハードウェア診断な ど２５０（第２図）を含むことがある。

コアプロセッサ２００はまた直列バス２３０にインタフェース２７０　（第２図 ）を与え、関連タスクの各々はバス２３０により制御プロセッサ２００又はその 他の局所プロセッサ１１０に利用可能となる。

コアプロセッサ２００は無線機インタフェースを詳しく定義する種々の”　ドラ イバ２１０／２８０　（第２図）の集まりにすぎない。

ドライバは制御プロセッサ１５０又は局所プロセッサ１１０によつ°Ｃ制御又は スケジュールされる。ドライバへのインタフェースはドライバ２８００機能を行 うのに必要なエントリ／エキジット（ｅｎｔｒｙ　／ｅｘｉｔ　）パラメータ２ ４０を定義する構造可マツプ２１０からなる。

１例として受信機２００の周波数を変えるドライバを考えてみることにする。１ つの無線機２００は２４ビフトの情報、制御およびタイミング信号およびリフレ ッシュプロトコルを必要とする周波数合成器】３０を含む。別の無線機１２０は 簡単な素子選択論理を必要とするチャネル素子を含む。

第１無線機２００用のドライバは独特なものであって、もう一方の無線［１２０ 用のドライバよりも這かに複雑である。しかし、両方のドライバはシステムへの インタフェースのため“共通の″枕型を含んでいる。即ち、ドライバパラメータ ２４０（第２図）は、そのドライバ２８０（第２図）をシステム１００内の他の プロセッサが使用できるほど十分に標準的なものである。

コアプロセッサ２００は統合オペレーティングシステムなしに無線機ハードウェ ア２２０（第２図）にインタフェースするためにできるだけ簡単にずべきである 。制御プロセッサ１５０又は局所プロセッサ１１０はシステム１００を制御■す るために必要な論理を与える。

制御プロセッサ１５０（即ち制御ヘッド）はシステム１００にヒユーマンインタ フェースを与え、すべての無線機製品１２０，１４０および２００に共通である 。その主要機能はデータの表示装置１６０およびキーボード１７０人力を制御し 情報を制御することである。

それはまた状態情報を与えるシステムモニタとして動作する。

制″４Ｂプロセッサ１５０はまた直列バス２３０にインタフェースし、標準的方 法でそのドライバ２８０のアクセスをシステム１００内の他のプロセッサへ与え る。制御素子として制御プロセッサ１５０はコアプロセッサ１２０．１４０およ び局所プロセッサ１１０用のオペレーティングシステム論理を与える。

周波数情報、ユニツ）ＩＤ　Ｃ，識別）コード２９０（第２図）、ＰＬ／ＤＰＬ コード、モードリンケージ走査リストなどのシステム１００のあらゆる一意のパ ラメータ２８０を制御プロセッサ１５０によってすべてのシステム周辺装置２０ ０−１１０などに与えられる。それはシステム１００の“データベース”２８０ を提供し、この情報をバス２３０を通じて転送する。このことは非揮発性コード 情Ｗｉ２９０　（第２図）が必然的に制御プロセッサ１５０内にあることを意味 しない。それはあらゆる関連コード情報を制御プロセッサ１５０によって得られ る２９０第２図）又は変更されてし）ることを意味しない。

１例がコアプロセッサ１５０内にあるＰＬ／ＤＰＬドライツマ２８０によって与 えられている。ＰＩ７およびＤ　Ｐ　Ｉ−川の可能なシートコードの全セットを コアプロセッサメモリにノλ−ドブログラムすることができる。このデータへ− ス２８０はコードを必要とする他の局所プロセッサ１１０へ分配する２３０のた め制御プロセッサ１５０にアクセスすることができる、即ち、局所プロセッサ１ ００はコードを得ろために制御プロセッサ１５０を“１ｆｆＩ遇’　Ｌなければ ならない。制御プロセッサ１５０はまたパラメータ情報のそれ自身のデータベー ス２８０を含んでいてもよい。

制御プロセッサ１５０のキーボードシステム１７０は簡単なモード制御システム および精巧なデータ入力システムを収容するのに十分な程に一般的なものである 。種々のレベルの入力モードがキーボード１７０および標示装置１６０の使用の 多重化に利用できる。簡単なモード制御システムはモード選択のためにキーボー ドキー１７０の１対１　（ｏｎｅ　−ｔｏ−ｏｎｅ　）マツピング（即ち、いわ ゆる“ソフト”キー）を使用する。

尾およびスケルチのようなアナログ制御機能はデジタル形でキーホード１７０か ら制御され、次にコアプロセッサ１２０，１４０および２００によってアナログ 形に変換される。

表示システム１６０はオペレータフィードバックを備えたユーザプロンプト（即 ち、いわゆるメニュー）論理および誤り制御論理を有する英数字グラフィックス を含む。表示システム１６０は制御プロセッサ１５０によって制御され、キーボ ード１６０人カフィードバックならびに状態および監視目的のためにシステム１ ００内の他の局所プロセッサにアクセスすることができる。

局所プロセッサ１１０はオプション１８０およびシステム１００の拡張を与える 。デジタル音声記憶、電話信号発生、多重周波数および単一周波数トランキング などの主要通信機能はすべて局所プロセッサシステム１１０である。

局所プロセッサ１１０は無線機パッケージ２００の内部で１９０、又は外部で１ ８０直列バス２３０に結合してもよい。オーディオ、検出器および変調器回路１ ９０とのインタフェースを必要とする局所プロセッサは無線機パッケージ２００ 内に置かれている。しかし、すべての制御およびデータは直列バス２３０によっ て通信される。

すべての局所プロセッサ１１０は、それらのプロセッサをすべての無線機製品１ １０，１２０．１４０および２００およびオプションサブシステム１８０および １９０とともに使用できるようにする共通の構造化インタフェースを有する。こ のアプローチは各特定の無線機構成のためのこれらの主要システムの再設計の必 要をなくすものであり、このアプローチは今日用いられている一般的なアプロー チである。それはシステム１００を“ｌ１０（入出力）から独立したもの”にし ている。

直列バス２３０はシステム１００内のすべてのプロセッサ１１０，１２０、１４ ０．１５０．１８０．１９０および２００の物理インタフェースを与える。

直列バス２３０は２線リンク（信号および接地）からなり、無線機の外部で１８ ０、又は内部で１９０でバス化してもよい、外部的に用いる場合には、ケーブル はツイストペア線、遮蔽オーディオ線又は光ファイバーでもよい。このリンクは また赤外線、紫外線又はＲＦによって遠１１ｇｆｉ作してもよい。

第２図に示す通信プロトコルは、出所および宛先アドレス指定、制御、データお よび誤り検出コードを含む同期データパケットの簡単な操作のために設計されて いる。

制？３１１１５０．コア１２０．１４０および２００および局所プロセッサ１１ ０はシステム１００の価格を安くするためにバス２３０インタフエースに必要と されるシグナリングのすべてを行うことが望ましい。

コアプロセンサ 第２図に戻ると、コアプロセッサ２００は無線機ハードウェアシステム２２０お よび直列２３０にインタフェースを与える。コアプロセッサ２００はそのハード ウェア構成に一般的な種々のドライバ２８０を実施することによってそのことを 行う。

制御ドライバ ドライバ２８０は制御プロセッサ１５０および局所プロセッサ１１０が発生させ たコマンドを２　ドライブするのに必要な重要な制御素子をなしている。この点 に関してドライバ２８０はグローバルでありバス２３０で他のすべての素子にア クセスできる。

各ドライバはドライバが行う機能に独特なバス２３０インタフエース仕様を含み 、コアプロセッサ１２０．１４０および２００間で標準となっている。１例をあ げてこのアプローチを下記に示す。

無線機の現在の受信周波数を選択するのに用いられるドライバを考えてみよう。

この例は３つの独特な無線機製品とそれらに対応づけられたコアプロセッサ１２ ０．１４０および２００による３つの周波数選択方法を用いる。

第４図を参照すると、第１無線ａ２００は周波数選のために２４ビツトの生デー タを必要とする合成器１３０を含む。データは４ビット両方向データバス４２０ および３ビツトアドレス４２０により並列方式でコアプロセッサ４００によって 与えられる。コアプロセッサ４００は合成器システム内に含まれる６つのアドレ ス可能なレジスタ２１０（第１図）のうちの１つを選択し適当なデータをストロ ーブすることによって合成器データを読取り又は書込むことができる。

新らしいデータを合成器１３０に書込んだ後に、コアプロセッサ４００はレジス タ内容２１０を読取り、その書込を確かめることができる。書込み操作が成功す ると、コマンドは完全に考えられる。書込が成功しないと、誤り状態がコマンド オリジネータへ報告される２３０゜このシステムはコアブロワセッサ４００ニヨ るフレッシュ丘作を必要としない。

第２図に戻ると、第１無線ａ２００の現在の受信周波数を選択するドライバ２８ ０は２人力（ｅｎｔｒｙ）パラメータと１入力（ｅｘｉｔ）パラメータを必要と する。入力パラメータ２４０は受信周波数名（即ち、ＲＦ−１，ＲＦ−２，ＲＦ −５など）およびコマンドの起点となるデバイスのアドレスである、出力パラメ ータはコマンドの起点となるデバイスへ戻される２３０誤り制御コードである。

誤り０は成功した操作を示し、誤り１は誤った書込操作を示し、誤り２は不適当 な入力パラメータ選択を示す。

入力されるとドライバ２８０は周波数名をとり、周波数コードプラグ２９０に記 憶された利用可能な周波数とその名前をクロスチェックする。その名前が有効で あれば、ドライバ２８０はコードプラグ２９０から２４ピツドの生データを得て 、受信周波数を変えようとする。名前が無効であると、ドライバ２８０は誤り２ パラメータ２４０で起点となるデバイスに信号を与える２３０゜次にドライバ２ ８０は受信周波数データを合成器１３０に書込む手段を通過する。次に、書込ま れたデータを確認のため読取る。

書込が成功であれば（データが適当にロードされシンセサイザがロックされると ）、トライバは誤り０でオリジ不−タへ１５号゛べ　を９．える。書込が誤りで あると、誤り１パラメータが信号で与えられる。

任意の時間に合成器１３０がロックからはずされると、コアプロセッサ４００は 誤り１パラメータで最後の起点デバイスに信Σを与えてもよい。

第１無線機２００のための受信周波数ドライバの流れ図が第５図に示されている 。

第６図に示す第２無線機１４０もまた周波ｖｉ迭択のための合成器システム１３ ０を含む。第１無線機１４０と異なり、第２無線機＋４０の合成器１３０は２０ ビツトの生データによる直列ロード操作を必要とし、コアプロセッサ４００が合 成器レジスタ内容２１０を読取ることを許さない。信転性のためにコアプロセッ サ４００は周ルｊ的に合成器１３０をリフレッシュしなければならない。

第２無線４！！１４０のコアプロセッサ４００は第１無線機２００について概略 を説明した標準的な入力（ｅｎ　ｔｒｙ）および出力（ｅｘｉｓＬ）インタフェ ースを与え、合成器１３０に必要な適当なタイミングおよび制御を与えなければ ならない。これは適当な直列形式へのデータ６１０のアセンブリ、直列クロック の発生、開始／停止ビットの発生などを含んでもよい。

第２無線機１４０の現在の受信周波数を選択するドライバ２８０は第１無線＠ｊ ２００と同じ入力および出力パラメータ２１ｏ（即ち、入力では周波数名および 起点デバイスアドレス、出力では誤り制御コード）を必要とする。従って、バス 通信プロトコルで伝送される命令順序および命令コード（ｏｐｅｒａｔｉｏｎ　 ｃｏｄｅｓ）はすべての無線Ｉａ１２０，１４０および２００について同しであ る。

更に詳しく云うと、第２無綿Ｉａ１４０においては、入力するとドライバ４００ は周波数名を周波数コードプラグ２９０とクロスチェックし、その名前が無効で あれば誤りを報告する。次に、コードプラグ２９０から２０ビツトの生データを 得て、直列データ６ＩＯを適当にフォーマットし適当なタイミング周波数６２０ を発生させることによって受信周波数を変えようとする。

第２無線機１４０のロードされたデータはコアプロセッサ４００によって読取ら れないかもしれないので、リフレッシュ繰作を周期的に行わなければならず、も し合成器１３０ロツク６３０が行われないと誤り１出力パラメータを起点デバイ スへ信号で送る。

その他の場合には誤り０コードが信号で送られる２３０゜第２無線機用の受信周 波数ドライバの流れ図が第７図に示されている。

第８図に示しであるのは合成器を含まない第３無線機１２０である。周波数発生 はチャネル素子８１０により行われる。現在の受信周波数はワンオブＮ（ｏｎｅ −ｏｒ−Ｎ）素子でゲーティングするだけで選択される。第９図は第３無線機１ ２０における周波数変更についての流れ図を示す。

第１無線機２００　、第２無線機１４０および第３無線機１２０のドライバを比 較した場合、パスインクフェース仕様は３つの無線機とも同じである点に注目す べきである。このことはコアプロセッサの“Ｉ１０独立性”を与え、システム内 の制御プロセッサ１５０および局所プロセッサ１１０による共通アクセスを可能 にする。

従って、コアプロセッサ１２０，１４０および２００のみが現存のオプション１ １０，１５０，１８０および１９０と結合するため新たな各無線機製品用に設計 する必要がある。

別々の制御ドライバの全セットは無線機によって異なり、ここに述べた制御機能 に限る必要はない。例えば、第１無線機２００は５つのドライバ、即ち送信／受 信周波数選択、Ｐ　Ｌ／Ｄ　ＰＬシードコード選択、オーディオミューティング モード選択、送信モード選択および受信モード選択を含んでもよい。

第２無線１！１４０は第１無ｍ１１２００の全ドライバに例えばチャネル走査モ ード選択、走査リスト更新、走査用使先チャネル選択、省略時走査送信周波数選 択および走査側論理選択の１０ドライバを含んでもよい。

制御プロセッサ１５０および局所プロセッサ１１０はすべてのコアプロセッサド ライバを収容するように設計し、どのコアプロセッサが周波数１００内にあるか を認識する能力を有してもよい。

しかし、バックワード変換性のために、任意の新らしいコアプロセッサ設計が依 然の設計のドライバ（又はその同等物）を備えてもよい。

：１アプロセッサに実施される別々のドライバの可能性のある１セツトは下記の 通りである。

受信周波数選択 送信周波数選択 ＰＩ、／ＤＰＬ、受信コード選択 Ｐ　Ｌ　／　Ｄ　ｒ’　Ｌ、送信コード選択オーディオミュートモード選択 Ｐ　Ｌ／Ｄ　Ｐ　Ｌ送信／受信割込許可／使用禁止オーディオボリュームレベル 選択 搬送波スケルチ検出レベル選択 送信出力レベル選択 送信回路割込許可／使用禁止 待機出力モード割込許可／使用禁止 送信タイムアウト時間選択 変調チャネル選択 診断モード割込許可／使用禁止 チャネル走査リスト更新 走査優先サンプル周波数選択 走査モード割込許可／使用禁止 走査割込論理割込許可／使用禁止 走査状態報告割込許可／使用禁止 走査送信省略性周波数選択 診断状Ｂ報告割込許可／使用禁止 走査サービス論理選択 コードプラグプログラムリスト更新 プログラムコードプラグ コードプラグ内容読取 システム初期設定 送（Ｓ／受信状態報告割込許可／使用禁止公用アドレスモード割込許可／使用禁 止マクロコマンドプロセッサ マクロ制御ドライバ 上述したドライバの多くは起点デバイスへの、また起点デバイスからのパラメー タデーク転送を必要とする。構造化バス２３０は個々の各ドライバのアドレス指 定および実行を可能にする。

しかし、ドライバをアドレスするためには時間のかかるかなりの計のデータ転送 が起きなければならない。

一部のプロセッサは一連の事象が起きることを必要とする（即ち、一連のドライ バはデバイスが行うように命令されたプロセスを完了するために実行されなけれ ばならない。１例をあげれば、オペレータがブツシュツートーク（ｐｕｓｈ　− Ｔｏ−ｔｏｌｋ）スイッチを押した結果化じる無線機の受信モードから送信モー ドへの切換えを考えてみよう。必要とされるドライバは（１）送信周波数選択、 （２）送信Ｐ　Ｌ／Ｄ　Ｐ　Ｌツー１選択、（３）変調チャネル選択、（４）送 信タイムアウト時間選択、（５）受信モード使用禁止、（６）電力出力レベル選 択、（７）送信制御回路割込許可およびＰ　Ｌ／Ｄ　Ｐ　Ｌエンコーダ割込許可 である。

制御プロセッサ（又は局所プロセッサ１１０）はこの一連の事象を各事象ごとに コアプロセッサへ信号を送る２３０ことによって行うことができる。しかし、こ れは非常に時間がかかり、制御プロセッサに負担をかけることになる。更に、こ の一連の事象は各コアプロセッサごとに異なることがあり、このことはＩ１０独 立性を損なう。

この問題を解決しプロセスを速めるために、マクロ制御ドライバが用いられる。

マクロドライバは個々のドライバの実行を連係してプロセスを形成する。この連 係はパス２３０速度ではなくマイクロプロセッサ４００マシン速度で起きる。

マクロドライバは２つのモード、即ち準備（ｓｅｔｕｐ）モードおよび実行モー ドに分けられる。ｆ＄備モードはマクロを実行するのに必要なパラメータデータ のすべてをバスさせ２３０保存する２１０゜実行モードは個々のドライバ２８０ を連係する。早い応答時間を必要とするプロセスはシステム初期設定においてマ クロ準備を必要とすることがある。

（送信周波数、Ｐ　Ｌ／Ｄ　Ｐ　Ｌなどの）個々のパラメータ２１０は制御プロ セッサ１５０への状態報告なしでコアプロセッサ内部で必要に応じて更新しても よい。１つのそのようなプロセスは受信モードから送信モードへの切換えおよび 送信モードから受信モードへの切換えである、コアプロセッサのそのマクロ制御 ドライバは下記の通りである。

チャネル走査プロセス ＰＬ、／ＤＰＬ検出 状態報告 システム診断 診断ドライバ コアプロセッサを含むシステム１００の各素子はシステムの保全性をテストする ために診断ドライバを含む。診断報告は専用テスト装置を介して°オフライン” の制御プロセッサによって維持される。

２種類の診断フィードバック、即ち致命的（ｆａｔａｌ）および非致命的、がオ ペレータへ与えられる。致命的報告は、コアプロセッサ４００又は制御プロセッ サ１５０がコマンド信号発信に応答しない場合２３０、又は主要なハードウェア 素子のうちの１つが故障した場合２２０に生じる。非致命的報告は局所プロセッ サ１１０のうちの１つが制御プロセッサ１５０による質問に正しく答えない場合 、又は無線機ハードウェアの余り重要でない１つの素子が故障した場合に起きる 。

コアプロセッサアドレス指定 第３図を参照すると、無線システム１００の各素子は割込許可論理として主に用 いられる一意の（ｕｎｉｑｕｅ）アドレスを含む。

データ３１０の４ビツトは宛先プロセッサ４００選択に用いられる。

これは１５までの主要周辺装置が１本のバス２３０に存在することを可能にする 。３つの最下位アドレス（ＯＨ−２Ｈ）はコアプロセッサ１２０，１４０および ２００アドレス用に確保されている。

従って、３つまでのコアプロセッサ１２０．１４０および２００が１本のバス２ ３０上に存在することができる。このことは第１図に示すように多重無線機設置 を可能にする。例えばハイバンド、ＵｌｌＦ−４５０およびＵＨＦ−８００のよ うな３つの無線機の動作を制御するために１つだけの制御プロセッサ１５０があ ればよい。

局所プロセッサ１１０は３つの無線機１２０，１４０および２００によって共有 されてもよい。

コアプロセッサ状態報告ドライバ ドライバ２５０はシステムのコアプロセッサ４００に含まれていて、チャネル活 動、Ｐ　Ｌ／Ｄ　Ｐ　Ｌ検出、合成器ロック、待機モード、送信出力などの種々 の制御信号の状態を報告する。

これらのドライバ４００は通常は制御プロセッサ１５０（又は局所プロセッサ１ １０）によって質問され、又は連続的監視のためにマクロドライバと組合せても よい。

コードプラグプログラミング 通常はコードプラグ２９０に記憶されているコアプロセッサ４゜Ｏ（又はシステ ムの残りの部分）非揮発性パラメータはバス２３０を介してプログラムできるこ とが望ましい。制御素子は制御プロセッサ４００又は外部装置でもよい。

このことは工場コンピュータによって動的且つ自動的に構成される各システム１ ００の個性化（ｐｅｒｓｏｎａｌｉｚａｔｉｏｎ）を可能にする。システム１０ ０は現場において容易に再構成することができ、代わりのコードプラグ２９０の 在庫は必要ない。

アナログ制御 オーディオボリュームレベルおよび搬送波スケルチ回路は制御ヘッド１５０内の アナログ電位差計によって制御され、通常はユーザの制御下にある。４ビツト語 がコアプロセッサ４００によって出力され１６レベルのオーディオボリュームと １６レベルのスケルチアタックを与える。コアプロセッサ４００の後のＤ／Ａ変 換器はＤＣレベルをボリュームおよびスケルチ回路２２０へ与え　。

る。ボリュームＤ／Ａは対数形であり、スケルチは線形である。

ボリュームおよびスケルチ用のドライバ２８０は制御プロセッサ１５０および局 所プロセッサ１１０にアクセスすることができる、ユーザは制御プロセッサ１５ ０キーボード１７０によって正確なレベルにセットする、又は所望するレベルに 単にランプアップ又はランプダウンする能力を有する。

局所プロセッサ１１０は選択的呼出および送信抑止論理のためにそれぞれ固定し たボリュームおよびスケルチレベルをセットすることができる。

変調チャネル デジタル音声記憶装置、トランキング、デジタル音声ブラバシー、待機コミユニ ティ中継器などの局所プロセッサシステム１１０の多くは変調器回路へのアクセ スを必要とするＲ、Ｆ、シグナリングシステムである。このシステムは無線機パ ッケージ２２０内にこの機能のために４チヤネルを備えている。これらのチャネ ルはコアプロセッサ４００によって制御され、割当は制御プロセッサ１５０によ って行われる。局所プロセッサ１１０はこれらの割当を無効にする（ｏｖｅｒｒ ｉｄｅ）することができる。

４つのチャネルのうちの３チヤネルは無線機回路によって処理され、へ〇Ｇ、プ リエンファシスおよびスブラ・ンタフィルタリングを与える。残りの１チヤネル は直接に変調機へ送られ、通常はトランキングおよびデジタル音声プライバシー などのベースバンドデータシステム用に用いられる。

送信出力レベル このシステム１００は２ビツトの送信出力レベル制御を行い、４つまでの別々の レベルの送信出力を可能にする。コアプロセッサ４００はインタフェースを制御 し、割当は制御プロセッサ１５０又は局所プロセッサ１１０から行われる。

出力待機モード ドライバ２８０がコアプロセッサ４００に備えられていて無線機ハードウェアを 待機モードに入れシステムの消費を減らす。ドライバ２８０はシステム１００の すべての現在のパラメータ２１０を保存し、前出力から待機への計時された遷移 を可能にする。コアプロセッサ４００は待機中は電力を保存し、無線機パッケー ジ内の局所プロセッサ１９０は待機制御のオプションを有する。制御プロセッサ ４００（又は局所プロセッサ１１０）はまた待機モードを制御することができる 。

チャネル走査 チャネル走査システムは無線機ハードウェア２２０への直接インタフェースを必 要とする。コアプロセッサ４００は必要なドライバ２８０を備えていて走査論理 を行う。

しかし、走査のパラメータ２１０は制御プロセッサ１５０又は別個の走査局所プ ロセッサ１１０によって与えられる。パラメータ２１０は非優先走査リスト、優 先走査リスト、送信省略時開波数などを含む。走査状態はＰ　Ｌ／Ｄ　Ｐ　Ｌ又 はシグナリング被制御走査などの更に別の制御のための制御素子にとって利用可 能である。

公用アドレスモード コアプロセッサ４００は４つの変調チャネル２５０のうちの１チヤネルを直接オ ーディオ制御回路にパッチして受信機回路をバイパスする能力を有する。これは デジタル音声記憶装置を含む一゛部のシステムに必要な公用アドレスモードを可 能にする。

制御プロセッサ 制御プロセッサ１５０はシステムにヒユーマンインタフェースを与える。制御プ ロセッサ１５０はこのことをキーボードシステム１７０および表示システム１５ ０によって行う。それ１５０／２８０はまたシステム１００の構成を定める。

キーボードシステム キーボードシステム１７０はバス２３０とインタフェースするマトリックスキー ボードおよび種々のドライバ２８０からなる。ドライバ２８０に制御プロセッサ １５０／４００によって局所的に制御され、局所プロセッサ１１０によって遠隔 制御される。

ユーザが利用でき通常はシステム依存性の２つの基本的キーボード構成がある。

動的構成はいわゆる“ソフト”キー識別により全データ入力およびオプション選 択を可能にする。静的モードはコードプラグ被定義モード（ｃｏｄｅｐｌｕｇ　 ｄｅｆｉｎｅｄ　ｍｏｄｅｓ）に対するキーの１対１マツピング（即ち、いわゆ る“メニュー”マツピング）を可能にする。

静的構成では、オペレータは無線サブシステムの現在の動作モードを定めるのに １つ又は２つのキーを押すだけでよい。選択されたモードは送信および受信周波 数、走査リストおよび論理、送信タイムアウト時間、Ｐ　Ｌ／Ｄ　Ｐ　Ｌ送信お よび受信コードなどを定める。それはまた任意の局所プロセッサ１１０をそれら の“省略時”ランモードに入れる。

無線機走査に適用する静的モード構成の制御パラメータはコアプロセッサ４００ と制御プロセッサ１５０の両方の内部にあってもよく、システムパワーアップで 初期設定される。

動的モードは静的モードおよび拡張制御およびデータ入力の能力のすべてを可能 にする０例えば、オペレータはチャネル走査のために彼自身の優先順位および非 優先順位を選択し、選択Ｄｓを選択し、任意の所望するミューティングモードを 選択し、電話パッチ１１０　（Ｂ）を選択することなどを行うことができる。

キーボード入カフィードバックはトーンおよび表示技術を用いて与えられる。複 雑な入力は誤り制御論理で表示装置上で論理的な人間工学的プロンプティング（ 即ちメニュー）によって扱われる。

キーボードおよび表示装置の多重化アクセスには３つのドライバ、即ち単一キー 、多重キーおよびコマンドパージングが用いられる。制御プロセッサ１５０は３ つのドライ／＜全部を用ｐｓ、局所プロセッサ１１０へのアクセスを与える。ｍ −キーおよび多重キートライバはデータ入力のために局所プロセッサ１１０にと って利用可能であり、制御プロセッサ１５０をバイパスしてもよい。コマンドパ ージングは制御プロセッサ４００によってのみ行われる。

表示システム 表示システム１６０は２つの主要機能、即ちプロンプティングを伴うキーボード １７０人カフィードバックおよびシステム状態報告を行う。表示装置１６０は制 御プロセッサ１５０の制御下にあって図形能力をもった文字ドツトマトリックス である。

表示ドライバ２８０は制御プロセッサ１５０および局所プロセッサ１１０によっ て用いられてシステムの入力フィードバックおよび状態監視を行う。

システム市１目卸 制御プロセッサ１５０はコアプロセッサ４００／１２０．１４０又は２００の一 次インタフェースおよびオペレーティングシステムであり、最小システムを定め る。制御プロセッサ１５０はまたシステム１００内の局所プロセッサ１１０のイ ンタフェースを制御する。初期設定時に制御プロセッサ１５０は可能性のあるボ ードアドレス全部を質関し、関連アドレスのみを認識するシステム１００を構成 局所プロセッサ 局所プロセッサ１１０はシステム１００のオプションおよび拡張を与え、無線機 パッケージ２００の内部１９０および外部１８０で直列バスに結合している。

各局所プロセッサボード１１０は各主要機能のためにプログラム可能なアドレス を含む、局所プロセッサシステム１１０は単一ボードで同じアドレスと組合せら れ、同じバスインタフェースを用いてもよい。

局所プロセッサ１１０は統合システムとして制御システム１５０オヨヒコアシス テム４００と通信する。バスインタフェースハ構造化されていてすべての局所プ ロセッサ１１０にとってｌ！準的なものであり、このことはすべての局所プロセ ッサ１１０をすべての無線機製品１２０．１４０および２００およびオプション システム１８０および１９０とともに使用することを可能とする。

局所プロセッサ１１０は独立型システムではないが、システム無線機ハードウェ ア又はソフトウェアを修正することなしにシステム１００に局所プロセッサ１１ ０を追加し、システム１００から局所プロセッサ１１０を削除してもよい。制御 プロセッサ１５０はこの変化を認識する。従って、無線システム１００は設置１ 　（ｉｎｓＬａ−１１ａｔｉｏｎ）およびＩ１０独立性となり、通信システム１ ００の信顛度を高める。

局所プロセッサ省略パラメータは常に局所プロセッサハードウェアとともにあｌ す、制御プロセッサ１５０とともにあるのではない。しかし、割切プロセッサ１ ５０は局所プロセッサ１１０の制御下の局所プロセッサ１１０の種々のパラメー タ２１０を変化できる。例えば、選択１呼、出１１０　（Ａ）用の局所プロセッ サを考えてみよう。

ユニット、グループおよびフリート識別コードミューティングモードおよびシス テム構成を含む選択呼出システム１１０　（Ａ）は常駐するためｆ＋はプラグコ ードを必要とする。制御プロセッサ１５０によりオペレータはユニットおよびグ ループｆＤコードを変えることができるかもしれないが、フリートコード又は構 成を変えること：はできない。ユニットコードの変更はハードプログラムされた ユニットコード２９０は置換せず、それによって無線機をアドレスできる“臨時 の”２１０ユニツトコードを与えるにすぎない。

そのパラメータの揮発性に関する決定を下すのは個々の局所プロセッサ１１０次 第である。

トランキング１１０　（Ｃ）および待機コミユニティ中継器のようなシステム制 御を要求する局所プロセッサ１１０は制御プロセッサ１５０の制御をバイパスし てそれを局所プロセッサ１１０の“スレーブとすることができる。このモードで は制御プロセッサ１５０はバスタイミングおよび同期およびオペレータインタフ ェースを与え続けるが、システム１００を制御しない。

制御プロセッサ１５０はシステム又は構成の故障により局所プロセッサ１１０を オンライン又はオフラインにおく能力を有することができる。例えば、オペレー タはどのチャネルがトランクされるか又は従来のものであるかのモード選択１７ ０をすることができる。

下記は可能な局所プロセッサシステムのリストを示す。

選択呼出 デジタル音声記憶 高速呼出　■ 電話パッチ 多重周波数トランキング 待機コミユニティ中継器 単一トーンエンコード／デコード デジタル音声プライバシー アナログ音声スクランブラ コンソールシステム データ端末 走査 ロランＣ位置測淀システム ＺＶＥ　Ｉ／ＣＣＩ　Ｒシグナリング 直列バス 直列バス２３０はシステム内のすべてのプロセッサ４００の物理的インタフェー スを与える。直列バス２３０は２線リンク（信号および接地）からなり、無線機 の内部１９０ならびに外部１８０で゛バス化してもよい。

同期データ システムバス２３０は２４００ビット／秒でベースバンドを用いて完全に同期す る。クロック回復はシステムプロセッサの各々によって行われるのでクロック信 号は必要でない。（システムの速度要件および種々のコマンドに必要な応答時間 のために、局所プロセッサ１１０・の一部にはプリプロセッサが必要な場合があ る。プリプロセッサは直列バス２３０とのインタフェースに対し必要なシグナリ ングのすべてを行う簡単な４ビツトマシンである。これは１ＨＩＲ呼出し１１０ 　（Ａ）およびトランキング１１０（Ｃ）のようなシグナリングインテンシブシ ステム（ｓｉｇｎａｌｌｉｎｇｉｎＬｅｎｓｉｖｅ　Ｓｙｓｔｅｍ）を含む暢ｆ ｊｌ　？卸プロセッサポーリング 第３図を参照すると、システム１００内のプロセッサ４００　間（Ｄシグナリン グは可変サイズデータパケットを介して行われる。

データパケットはバスにより非同期的に、又は制御プロセッサ＋５０が発生させ たポーリング形式によって実行される（ａｓｓｅｒｔ）。

各データパケットは１２ビツトの同期コード、４ビツトの出所アドレス、４ビツ トの宛先アドレス、４ビツトのバイトカウント、８ビツトのオペレーションコー ド、０〜１５データバイトおよび８ビツトの周期的冗長チェック（ＣＲＣ）コー ドからなる。

同期コードおよび出所アドレスは第１０図にみられるボール形式で制御プロセッ サによって発生させられる。不動作期間（ｄｅａｄ　ｐｅｒｉｏｄ　）は４ビツ トの長さであり、実行プロセッサ（ａｓｓｅｒｔｉｎｔ　ｐｓｏｃｅｓｓｏｒ） ４００が宛先アドレスを置くゾーンである。不動作ゾーン（ｄｅａｄ　Ｚｏｎｅ ）における有効アドレスを認識すると、制御プロセッサ１５０はバス２３０の制 御を放棄し、データパケットＣＲＣコードの終りで制御を再開し、そこでボール が続行する。

制御プロセッサ優先順位 制御プロセッサ１５０はボールアドレス指定（又は順序付け）を制御するので、 それは任意の時に制御を実行して、システム１００内の他のプロセッサに優る優 先順位を設けることができる。

この機構はブツシュツートーク（Ｐｕ５ｈ−Ｔｏ−Ｔａｌｋやモード選択などの オペレータ入力に対する迅速な応答時間を可能にする。

コマンド肯定応答 制御プロセッサ１５０又は局所プロセッサ１１０によって出されたすべてのコマ ンドはこのシステム１００内で肯定応答される。

１′５一定応答パケットは次のボールサイクル内に起きるはずであり、さもなけ れば再電送が生じる。再電送の回数は制限されており、オペレータはもし宛先プ ロセッサ４００が応答しないと故障を知らされる。

動的アドレス指定 局所プロセッサ１１０およびコアプロセッサ１５ｏの各々は、ボール順序の図に 選択論理内で用いられるハードプログラムされたボードアドレスを含む。パワー アップ時に、制御プｌコセッサ１５０は可能性のあるアドレス値のすべてに質関 しポール順序を決定する。制御プロセッサ１５０はボードアドレスを動的に変更 して順次ボールに準拠することができる。ボードにそのアドレスをボールから陳 列することによってシステムからはずされる（ｄｅｓｅｌｅｃｔ）　。

ハードウェア システムのハードウェアの必要条件にある程度の配慮をすべきである。それは移 動環境において用いられる多重プロセッサ４００システムであるので、低パワー マイクロプロセッサ４００を用いることが望ましく、内部“バス”指向システム は避けるべきである。このことは今日の技術では設計をシングルチップＣＭＯＳ ブロセヅサに限定する。

バスインタフェース回路４００はフェイルソフト用に設計すべきであり、局所故 障が起きたらバス２３０にロードすべきではない。例えば局所プロセッサ１１０ の１つが故障してもシステムは機能しつづけることができる。

ボリュームおよびスケルチ（および出力レベル）機能とともに用いられるＤ／Ａ インタフェースは無線機が異っても標準的なものであるので、同じデータ語が同 じ出力レベルを生じさせない。

制御プロセッサ１５０の表示１６０およびキーボード１７０機能は独立型システ ムであるので、制御プロセッサ１５０は表示装置リフレッシュやキーボード走査 などによって負担をかけられることはない。

待機機能が用いられる場合には、無線機パッケージ１２０，１４０および２００ は出力切換え能力を備えるべきである。

バス受信器インタフェース回路４００は電圧オフセットを補償するのに十分な利 得をもつべきであるが、信号が存在しない場合に雑音を生じさせる程大きな利得 はもつべきではない。これはプロセッサ内に不必要な誤りを生じさせることがあ る。

プロセッサシステムの任意の外部制御素子を“ラッチ”して主要タスクがデータ について直列バス２３０を監視することになるようにすべきである。肯定応答機 能は一部のタスクがボールアドレスを見のがしてしまう　（ｐｅｉｓｓ）ことを 許してしまう。しかし、再伝送の回数は限られており、設計において考慮すべき である。

すべてのプロセッサのバス受信機論理はデータの中間ピッ）−（＋＊１ｄ−ｂｉ ｔ）のサンプリングを行うのにＰ　１．、　Ｉ−、クロック回復技術を用いる。

このクロックはまたバス上のデータを実行する（ａｓｓａｒｔ）するのに用いら れ、“グリッチ”なしに“円滑な”ビット遷移を行うのに注意を払うべきである 。また、バスデータは受信機の適当な整相を必要とするベースバンドである。

メカニックス 制御プロセッサシステム１５０のメカニックス（即ち制御ヘッド）はエレクトロ ニクスに深く関係している。パッケージは表示装ｆｆ１１６０およびキーボード 】７０を収容するのに十分な余地をもちつつもできるだけ小さくすべきである。

バス２３０相互接続構成は無線［１２０，１４０および２００の外部にある局所 プロセッサによる拡張をできるようにすべきである。かなりの量のスタイリング が必要である。

このように、論理的な人間工学的制御およびオペレータ確認フィードバックを備 えた信頼度の高い内部レジスタモデル化した、アドレス可能な内部直列バス化移 動無線機アーキテクチュアが提供されている。

更に、非常な融通性をもつように構造化された無線ａ構造をもち、 種々の５！！ｊ　ｉ　機サブシステム間にコマンドおよび制御処理を分配、それ らのサブシステムに高度の融通性と自律性を与え、無線機周辺装置部品間に筒車 で信転性の高い配線相互接続を行い、 各機能的サブシステムと多重化できる”利口な”制御ヘッドを用い、各サブシス テムのコマンドおよび制御に必要なオペレータ入力、出力よびフィードバックを 促進し、制御ヘッドおよび機能的サブシステムの不必要な冗長性なしに単一の移 動システム内に種々の無線機、機能、機構および強化手段の多重性を有すること ができる無線システムを提供し、論理的な人間工学的システム制御およびオペレ ータ確認フィードバックを与える、 論理的な人間工学的制御およびオペレータ確認フィードバックを備えた信軌度の 高い内部レジスタをモデル化した、アドレス可能な内部直列バス化移動無線機ア ーキテクチュアが提供されている。

種々の実施例の上記の記述は本発明によって包含される広い発明概念を例証する にすぎないのであって、制限されない実例によって明確に理解するために述べら れていることを当業者は理解するものと思われる。しかし、本発明の精神および 範囲から逸脱していないすべての変更および変形を含むことを意図するものでは ない。

国際調査報告

Claims (8)

【特許請求の範囲】
1. １．無線機デバイスの少なくとも一部分の仮想状態をモデル化するレジスタ手段 と、 前記レジスタ手段に結合し前記レジスタ手段へ、また前記レジスタ手段から情報 を通信する通信手段とを含み、前記無線機部分の仮想状態が前記レジスタ手段か ら、又は前記レジスタ手段へ情報を通信することによってそれぞれ決定又は変更 される、ことを特徴とするレジスタモデル化無線システム。
2. ２．プロセッサの仮想状態をモデル化するレジスタ手段を有する少なくとも１つ のレジスタモデル化プロセッサ手段と、前記レジスタモデル化プロセッサ手段に 結合し、前記レジスタ手段へ、又は前記レジスタ手段から情報を通信する通信手 段と、 前記通信手段に結合し、前記レジスタモデル化プロセッサと通信するその他のプ ロセッサ手段とを含み、前記無線機部分の仮想状態前記レジスタ手段から，又は 前記レジスタ手段へ情報をそれぞれ通信することによつて決定又は変更される、 ことを特徴とするレジスタモデル化無線システム。
3. ３．プロセッサの仮想状態をモデル化するレジスタ手段を有する複数のレジスタ モデル化プロセッサ手段と、前記レジスタモデル化プロセッサ手段と相互接続し て前記レジスタ手段間の通信を行う通信手段とを含み、前記無線機部分の仮想状 態が前記レジスタ手段から、又は前記レジスタ手段へ情報をそれぞれ通信するこ とによつて決定又は変更される、ことを特徴とするレジスタモデル化無線システ ム。
4. ４．前記の複数のレジスタモデル化プロセッサ手段は多くの移動無線機を含む前 記請求の範囲第３項に請求されているレジスタモデル化システム。
5. ５．前記無線機デバイスは移動無線機周辺装置を含む前記請求の範囲第１項，第 ２項又は第３項に請求されているレジスタモデル化システム。
6. ６．前記通信手段は更に直列パスを含む前記請求の範囲第１項，第２項又は第３ 項に請求されているレジスタモデル化システム。
7. ７．前記レジスタはアドレス指定可能である前記請求の範囲第１項，第２項又は 第３項に請求されているレジスタモデル化システム。
8. ８．プロセッサの仮想状態をモデル化するアドレス指定可能なレジスタ手段を有 する複数のレジスタモデル化プロセッサ手段と、 前記レジスタモデル化プロセッサ手段を相互接続する直列バスを含み、前記アド レス可能なレジスタ手段間の通信を行う通信手段と、 情報パケットを含み、前記情報を前記アドレス可能なレジスタ手段へ、又は前記 アドレス可能なレジスタ手段から前記情報を送る通信プロトコルとを含み、 前記通信プロトコルは更に アドレスと、 １群の原始オペレーションコード、即ちリセット、読取、書込、ビットセット、 ビットクリア、肯定応答および否定応答のうちから選択された原始オペレーショ ンコードを更に含むオペレーションコードと、 任意データと、 周期的冗長チエツクパケットを更に含む誤り検出デバイスとを含み、 前記無線機部分の仮想状態は前記アドレス指定可能なレジスタ手段から、又は前 記アドレス指定可能なレジスタ手段へそれぞれ情報を通信する、ことを特徴とす るレジスタモデル化無線システム。