JPS62502651A - 通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 通信システム 本発明は、通信システムに関し、特に種々の通信路を介在させた交信箇所の回路 網を維持できる無線通信システムに関する。本発明は、比較的多数の装置が交信 することが要求される用途１例えば工業用プラント及び工程の監視及び制御にお いて特別な効果を有するが、本発明の有用性及び効果はこのような用途に限られ るものではない。

ケーブル（電気的及び光学的）接続及び無線による連結を用いる通信回路網はも ちろん周知である。ケーブル方式は、設備のための資本金及び設置コストが比較 的高いという欠点がある。切換え方式は、確立している通信路に充分な柔軟性を 持たせることができる一方、既にある回路網によって送信されない箇所へ通信を 供給するためには多大の困難と費用が伴なう、無線方式は、送信及びｌ又は受信 局が通常いかなる場所にも比較的容易に設置可能であるという利点を有している が、局へ電力を供給することが困難であることがあり、そして、しばしば局が比 較的大きくなり且つ特に大きなアンテナが必要となることがある。送信及び受信 装置が小さく、いかなる場所にも容易に設置でき、且つ電力供給の問題を軽減す るべく電力消費が非常に小さい通信装置を設けることが望まれる多くの用途があ る。例えば、精油所のような場所では、典型的な例としてプロセス制御目的の為 にデータ通信を相互間で行なうことが望まれる４０００程度の箇所が必要となる 。例えば、このようなプラントにおいてはさまざまな箇所に３０００個のセンサ とデータ記録装置又はバルブのようなアクチュエータの如きおよそ１０００個の 受信装置とが必要となるであろう。このような用途においてはデータの保全及び 機密保護は勿論非常に重要であり、且つこのような要因と共に電磁的な障害等の 危険を回避するという必要性によって、地下に埋設されて保護されたケーブルを しばしば用いる複雑なケーブル方式の使用が結果として必要となる。このような 設置は非常に高価（典型的には１つの精油所に対して数１００万ポンド）であり 且つその方式を変更することが望まれる場合、例えばセンサを加えたり又は移動 したりする場合には更にコストが高くなる。

ある面から見ると、本発明は、相互間で通信を確立することが望まれる複数の蹄 の各々に１個の装置を含む単一のチャンネルで作動する通信システムであって、 １つの装置は同期情報を送信する手段を含み且つ他の装置の各々は前記同期情報 と同期した同期信号を与える手段を有し、前記１つの装置は別の装置の番地を周 期的に繰り返す一連の連続するタイムスロットの１つで送信することができ、各 周期において前記タイムスロットの少なくとも１つは上記番地が送信されないよ うに指定されておリ、それによって前記他の装置のいずれもが前記チャンネルに よる通信を要求するべく前記指定されたタイムスロットにおいて送信できる通信 システムを提供する。好ましくは、前記他の装置の各々は、予め割り当てられた 番地を有し且つ前記チャンネルにより送信された情報を、前記番地に応じた特定 のタイムスロットにおいてのみ復号するように作動する。

前記他の装置は好ましくは該装置が通信を要求する時に前記指定されたタイムス ロットで各自の番地を送信するように構成されている。

別の面から見ると、本発明は、電気的装置とのデータ通信を与える無線送受信装 置を提供するもので、該無線送受信装置は、送信回路、受信回路及びインターフ ェース回路を含み、該インターフェース回路は、記憶されたプログラムによって 制御され且つ前記装置から前記送信回路への及び／又は前記受信回路から前記装 置へのデータの伝送を制御するように構成された処理装置を含み、そして前記イ ンターフェース回路は、データ伝送が発生し得る状態で又はデータ伝送が発生し 得ないより小さい電力消費状態で作動可能であり、該インターフェース回路は、 通信操作が完了した時には前記より低い電力状態に自動的に入るように且つ１つ の信号がデータを送信する要求を示す装置から受信された時又は所定のコード信 号がデータを受信する要求を示す受信回路によって受信された時に前記データ伝 送状態に自動的に再入するように作動可能である。

このような装置によって、前記装置がたまにしかデータを送信することを要求し ないか又は前記受信機がたまにしか所定のコード信号を受信しない場合に非常に 小さい電力消費が達成され得る。例えば、工程を監視する用途においては、装置 が数時間のうちほんの数分の１秒間だけデータを送信する必要がある。本発明の 別の利点は、個々の受信機の番地が、該受信機への通信が要求され且つその後の 通信が周期的に繰り返す一連のタイムスロットのうちの所定のタイムスロットに おいてのみ発生し得る時にのみ送信されるという公知の無線ページングシステム に類似する受信システムの使用を可能にするということである。このことは、受 信回路自身の電力消費を非常に小さくすることができるということを意味してお り、その理由は、該受信回路が内部のタイミング回路を付勢するだけで済み、且 つその割り当てられたタイムスロットが発生した時に受信回路の残部を付勢する だけで済むからである。

好ましくは前記インターフェース回路は低電力状態で作動可能であるマイクロコ ンピュータを含んでいる。さらに好ましくは、前記送信回路への電力供給は前記 インターフェース回路によって制御可能であり、該インターフェース回路は送信 が要求される時にのみ前記送信回路を付勢するように構成されている。

このように、非常に低い電力で作動する送信及び受信装置が提供されるというこ とが分るであろう。小さい主電源を備えた本発明の一実際例のものは、５年以上 の間作動可能である。コンパクトな集積回路の形態で利用可能である無線ページ ング回路を使用しているので、非常に小さい通信装置が得られる。完全に独立し たデータ送信及び受信装置をほんの数センチ四方のパッケージ内に作ることがで き、これによって該データ送信及び受信装置を、通信が要求されるあらゆる場所 に、例えばセンサスはアクチュエータ上に直接取付けることが可能となる。

別の面から見ると、本発明は、送信機、受信機、制御処理装置及び送信されるデ ータのための緩衝記憶装置を各々有する複数の局を含む通信システムを提供する もので、前記制御処理装置は、前記記憶装置の充足状態に応動し且つこれに依存 して該システムを通るデータの流れの速度を変更するように配置されている。好 ましくは。

前記システムを通る各データ語は少なくとも１ビツトの連結制御情報を伴ってお り、且つ各制御処理装置は、烏の現在の作動モードを表す情報を保持するための レジスタを含んでおり且つその後の作動を制御するため、特に前記記憶装置の充 足状態がデータスループット速度の増大モードを与えることを命令する時に該モ ードを与えるために、前記連結制御情報を前記レジスタの内容と結合するように 配置されている。

好ましくは、前記システムは、システム同期信号を与え且つ少なくとも１つの同 期タイムスロット、少なくとも１つの割込みタイムスロット及び複数の番地又は データタイムスロットから成る周期的に連続するタイムスロットを形成する主局 と呼ばれる１つの局を有する同期通信システムであり、該通信システムでは、他 のいずれの局も割込みタイムスロット内に主局へ通信する要求を示すためのメツ セージを送信できる。このようなシステムは、確立され得る通信路に大きな柔軟 性を与え、複数の　−局が通信してな、い時には該複数の局を不作動状態に維持 し得、且つ多量の又は少量のデータの送信に容易に且つ効率的に適合できる。好 ましい構成例では、主局が通信する要求を確認した後、ある局は、宛先局の番地 が主局に知られてない場合には、その番地を主局に送信できる。

主局は１発信源及び宛先局に信号をおくり、これらの局に通信のためのタイムス ロットを割り当てる。好ましくは一定時間の後にデータ伝送が生じ且つ前記デー タ語に伴なう連結制御情報が発、信局の記憶装置が空いていないことを示す場合 には、主局は送信チャンネルにその後の時間を自動的に割り当てる。

以下１本発明の実施例を添付図面を参照して詳述する。

第１図は本発明による送信及び受信装置の全体的なブロック図、第２図は第１図 の装置に使用されるデータ伝送フォーマットを示す図、第３図は第１図の装置の 送信及び受信回路の機能的なブロック図、第４図は第１図の装置のインターフェ ース回路の機能的なブロック図、第５図は該インターフェース回路の回路図、第 ６図は主局の機能を示す状態図、第７図は従局の機能を示す状態図、第８図は通 信路の確立を示す状態図、第９図は回路網における複数のデータ通信路を示す概 略図である。

図面を参照すると、電気的装置６とのデータ通信を与えるための無線送信及び受 信装置は、アンテナ３、送信回路４及び受信回路５を含む送信及び受信装Ｗ（ト ランシーバ）２を備えている。該トランシーバ２は、メモリ９内の記憶されたプ ログラムにより制御されるデジタル制御処理装置８を含み且つ前記装Ｗ６から送 信回路４への及び／又は受信回路５から前記装置６へのデータの伝送を制御する ように構成されたインターフェース回路７ｉ接続されている。接続インターフェ ース１ｏは、前記装置６及びインターフェース回路７の間で必要な電気的且つ通 信規約の変換を゛与えるもので、例えば櫻準のインターフェースバスによって入 力又は出力信号を与える。

トランシーバ２とインターフェース回路７と必要なインターフェース１０とを各 々含む多数の通信局は、同じ無線周波数で作動する一つの通信回路網中に配置さ れ得る。物理的には他の局に類似しているが、異なる記憶されたプログラムを作 動する１つの局は、主局と呼ばれ。

他の全ての局（以下、従局と称す）に同期信号を与え且つ単一の無線通信路への これらの局の呼び出しを制御する。

データ伝送フォーマットを示す第２図を参照すると、デジタル信号が周期的に繰 り返す連続した又はバッチ状の１７個の３２ビツト語で送信されることが理解で きる。

各バッチにおける第１の語は、主局によって送信される同期情報用に指定されて いる。第２の語（”割込みタイムスロット″と呼ぶ）は、いずれかの従局が通信 サービスの要求を送信するために指定されている。同期したいずれの装置も注意 を喚起するためにこの語め中に送信することを試みることができる。残り１５の タイムスロットは、第２図の上部に示されたフォーマットを持つ番地又はデータ 語のために使用される。各語は１次に続く情報が番地又はデータであるか否かを 示す番地／データ・フラグビットを含んでいる。その後に１８ビツトの番地又は データが続き、その後に２ビツトの連結情報が続く。

ビット２１から３１はＢＣ）！巡回誤差検査ビットであり且つ最終ビットはパリ ティチェックを行う。

デジタル式無線ページング受信機に用いられるＰＯＣＳＡＧコードにおいて使用 されるデータフォーマットに、特に同期情報で始まる送信タイムスロットを持つ バッチを使用する同期通信の使用にかなり類似していことに気づくであろう、受 信機５は、公知のページング受信機に概ね類似しており予め指定された番地を保 持し、該番地は当該装置を独自に識別すると共に１５個の番地／データタイムス ロットのうちのどのタイムスロット中で前記受信機の番地が送信されるのかを示 す、受信回路５は低電力時限回路を含んでおり、該時限回路は、番地が発生する タイムスロットの間及び同期タイムスロットの間だけ前記受信回路のその他の部 分を付勢するように作動し、そ°れによって低い電力消費で同期化を維持可能に している。

もし現時点でいずれのデータも送信されることが要求されていない場合には、主 局は遊び語を送、信する。

第３図を参照すると、送信回路４は、　ＦＳＫ　（周波数偏移変調）信号をダイ オードスイッチ１４を介してアンテナ３に送るために無線周波数増幅器１２及び 変調器１３を含んでいる。該ダイオードスイッチは、送信機が作動している時に は増幅器１２をアンテナ３に接続し、それ以外の時にはアンテナを受信回路５に 接続するように作動する。送信機は、データが送信されている時だけ作動状態に される。このことは、制御器からの１送信機を作動可能にする′線を含むことに より達成される。第４図のインターフェース回路７に対する入力及び出力は第３ 図の右側に示されている。受信回路５は、２つの集積回路、受信機１５及びデコ ーダ１６を含んでいる。デコーダ１６は、低電力時限回路と、受信した番地を番 地マトリックス１７内に記憶された番地と比較する比較器とを含んでいる０作動 時には、デコーダ１６は、各同期タイムスロット及び予め割り当てられた各番地 タイムスロット内で受信機１５を作動させるために１電池節約′信号を線１８に 送る。もし正しい番地が受信された場合には、カデンスとして知られる一連の方 形波が発生し且つ該カデンスは線１８にある信号と共にインターフェース回路７ をして線１９に送られたデータを処理させる。受信機１５は、信号が予め割り当 てられたタイムスロット以外のタイムスロットに受信されるべきであるとインタ ーフェース回路７が判断した時に線２ｏにある信号により付加的に付勢され得る 。デコーダの出力は、制御器からの１デコ一ダリセツト′信号によって終了され 得る。第４図はインターフェース回路７（信号流路）を機能的に示しており、第 ５図はその回路図である。インターフェース回路７は、第３図のトランシーバ２ と第４図及び第５図の右側に配置されたインターフェース１０との間でデータの 伝送を制御する。制御処理装置８は、プログラム記憶装置９及び他の構成要素に 、夫々制御、割込み、データ及び番地バス２２，２３．２４及び２５によっ工接 続されている。制御処理装置８は、好ましくはマイクロコンピュータ、例えば、 日立６３００シリーズであり、このシリーズは線２６（第５図）にある信号によ って待機状態に入るための設備を持ち、この状態のときプログラムが停止し且つ マイクロコンピュータの電力消費が非常に小さい。第５図では、番地、データ及 び制御バスが実線で示されており、その他の構成要素として水晶発振器２７、分 周器２８、双安定ラッチ２９、チップ選択デコーダ３２、記憶装置３３，９、デ ータ緩衝器３４及びこれらに組み合わされた論理ゲート３５がある。

通信動作が完了した後、マイクロコンピュータ８は。

信号を線２６に出力することによって低電力待機状態に自動的に入り且つ局の番 地が受信回路５によって検知されるまで又は前記装置６が作動が要求されている ことをインターフェース１０からの割込み要求によって示すまで前記待機状態の ままである。マイクロコンピュータ８の通常の動作を再開させる信号は割込み線 ３０及び待機線３１に入る。

′カデンス″は、可聴周波数の方形波の一連のバーストであり（ペイジャーのブ リープパターンに相当する）。

カデンスが受信された時には、前記バーストの包絡線がマイクロコンピュータに よって引き出される。′カデンス包絡線′及び′電池節約′信号は論理的にアン ドに付され、その論理積が正の場合には制御器の残りを作動させる。正でない場 合には、マイクロコンピュータは前記待機状態に戻る。

カデンスの型は、ＣＰＵの制御のもとてプログラム可能なタイマとの比較によっ て検知される。前記カデンス包絡線の立下り縁はソフトウェアによって識別可能 である。

これによって、２ビツトの第２の番地が判別される。充分な同期化及びカデンス 情報が集められた時には、デコーダが制御器によりリセットされる。前記カデン スの縁は、該縁がビット及びフレームの同期化をデコーダからマイクロコンピュ ータへ伝送するために使用されるには充分正確に形成されていない。従って、始 動順序が電池節約信号の立上り縁で割込みの発生を生じる。これは。

低電力のデユーティサイクルを制御するデコーダで発生する信号である。

前記デコーダは、この電池節約信号のタイミングを主局から送信される同期信号 から得る。この割込みを受けた時に、マイクロコンピュータ８の最初の動作は、 この発信源からその後の割込みが無視されるようにすることである。内部のタイ マは、その時初期化されてシステムクロックを分周して送信ビット速度クロック を作る。

前記制御処理装置におけるバックグラウンドタスクにより基準点を保持でき、こ の点からフレーム及びバッチの縁が時間的に正確に形成され得る。内部の割込み が特定のフレーム又はバッチの縁に割り当てられ得るので。

予め定義された事柄、例えばデータの送信がフレーム又はバッチ縁で正確に発生 し得る。

前記トランシーバの制御には受信及び送信を管理することが含まれる。受信タス クは、制御器の４つの機能、即ち電力を増加すること、カデンスを捕えること、 ビットを同期化すること、及びビット同期クロックを与えることを必要とする。

該クロックは常に発生しており且つ一連の分周器によって与えられる１発振器の 基本周波数は中央処理装置（ＣＰＬＩ）のためのシステムクロックとして使用さ れる。

前記′電池節約′信号から得られるタイミングを用いることによって、中央処理 装置は、入力する同期データを正しく受けるために同期通信に使用されるクロッ クの位相を調整することができる。

信号線３７がマイクロコンピュータ８から送信増幅器１２に延びていることが更 に明らかであり、これによって送信が要求される時にのみインターフェース回路 ７が送信回路を付勢することが可能となり、さらに装置の電力要求を軽減する。

ラッチ３４及び論理回路３５．３２を含む多機能インターフェースが種々の用途 に適するよう設けら九でいる。

マイクロコンピュータは、それ自身のメモリマツプの一部としての外部装置をア ドレスし、汎用のＩ１０ポートを介して通信し、又は双方向緩衝器を介してデー タを印加且つ読出すことができる。この後者の特徴によって、直接的なメモリの 呼び出しの必要なしに他の処理装置のメモリマツプへのインターフェースが可能 となる。緩衝器はデータの受信時に割込みを発生することもできる。

周辺の装置がそれ自身の通常の呼び出し時間以外の時し；通信を要求する場合に は、制御器はその時ポートＡのピン１への特別な割込みによって電力が増大され 得る。

周辺装置としては、遠い局の電池寿命に対して有害な影響を持っている変換器、 処置装置又は他の装置がある。

この影響を軽減するために、マイクロコンピュータによって制御される電力供給 線３８も設けられている。これによって、必要な時に該供給線を開閉することに より外部装置への電力の有効な利用が可能となる。

主局が種々の局の間にデータの流路を与えるように通信チャンネルへの呼び出し を制御する方法について説明すると、主局は、″仮想回路″のリスト、即ち相互 通信することを要求する局のリストを保持している。各従局もそれが参加する仮 想回路のリストを保持している。各仮想回路は、永久的に作動可能であるか、又 は一時的に作動可能、即ち必要な蒔にのみセットアツプされ得る。

さらに、複数のデフォルト回路を、しばしば相互通信する必要のある局の間での 使用のために永久的にリストに記載できこれによって主局が果たす必要のあるハ ウスキーピング操作が軽減され、即ち、宛先局を、情報が伝達さ九る毎にセット アツプさせる必要がなくなり、むしろ。

宛先局がこれらの頻繁に使用されるデータ通路のために想定できるからである。

一般的に言えば、主局は、割込みタイムスロット中に従局からの通信要求がある か否かを待つ６該軸局はそれ自身の番地を送信し且つこの送信が主局により正し く受信される場合には、割込み信号の確認が次のバッチで送信される。その割込 みが１例えば。

いくつかの易が同時に割込みを試みていることにより失敗した場合には、各従局 はもっと後にある任意の数のバッチに割り込もうとする。割込みの確認を受信し た時には、その従局は、通信することを望んでいる他の局の番地を示すメツセー ジを持って（データを復号するための時間を与える）タイムスロットの次のタイ ムスロットで応答する。主局はその時仮想回路のリストにこの連結を加え且つそ の適当な番地タイムスロットにおいて宛先局の番地を送信する。これによって該 宛先局は完全な受信状態に切換わり且つ主局はその時仮想回路が開いていること を示す、その後１例えば一定時間の後に、データが第１の従局により送信され他 の従局により受信される。

同様にして、別の局から情報を呼び出す操作が可能である。明らかに主局は、利 用可能なタイムスロットを効率的に利用すると同時にデータ通路相互間での干渉 を避けるようにして種々の仮想回路をタイムスロットに割り当てなければならな い、送信が必要とされない場合には、遊び語が送信される。

ある局のインターフェース回路７が最初に付勢された時には、該ある局が主局の 場合は仮想回路表及び他の変数をセットアツプすることによりインターフェース 回路７が初期化される。該ある局が新しい従局である場合には、該インターフェ ース回路７は、その番地及び局型式に関する詳細を主局に送信することによって 先ず回路網上に記録される。第６図及び第７図は、夫々主局及び従局により遂行 される過程を高水準形式で示している状態スロット割当ての表を走査する。イン ターフェース１０が注意を要求している場合には、この要求は、適当な仮想回路 のレジスタからデータを入力又は出力することによって処理される。そのタイム スロットが同期タイムスロットである場合には、同期語が送信される。それが割 込みタイムスロットである場合には、主局が受信する。

有効な番地が受信された場合には、この番地は通信を要求している活動中の従局 の表中に入れられる。それ以外のタイムスロット中では、ハウスキーピング操作 が上述したように実行されるか、又は主局が通信操作に加わるか、又は当該タイ ムスロットが２つの従局の相互間での通信に割り当てられたときは当該チャンネ ルを監視するかのいずれかである。当該タイムスロットが割り当てられていない 場合には、遊び語が送信される。

従局は受信機がその内部のタイマの作用によって付勢される同期及び予め割り当 てられたタイムスロットを除いては通常休止状態にある。該受信機が有効な番地 を受信すると、その従局は作動状態になり、チャンネル上の命令に応答し且つ送 信及び受信に参加する。外部割込みがインターフェース１０から受信されると、 データが適当な仮想回路のレジスタに入力され又はそこから出力され、且つその データが別の局に送られるよう要求されて割込み信号を送る。

本発明の重要な特徴は、本システムが１通信を待っているデータの量に応じて該 本システムを通るデータ流れの速度を変更することができることである。上述し たようなある仮想回路の通常の作動において、データの送信は主局によって命令 された時で且つ限られた時間の間だけ、例えば一つのタイムスロット中に起る。

好ましい構成では、各データ語を伴って送信される連結制御ビットは、送信の為 の情報を保持するデータ緩衝器（例えば。

ラム３３内の装置）が空であるか否かをその送信を受信し又は監視している主局 に示すために使用される。前記緩衝器が空である場合には、前記仮想回路は終了 する。

しかしながら、より多くのデータが送信されることが要求される場合には、主局 は仮想回路に更に別のタイムスロットを割り当てるよう自動的に作動する。該追 加の割当ては単一のタイムスロットであることが必要であるのみならず、一連の 連続するタイムスロットであってもよい。さらに発展した構成では、連結制御ビ ットは緩衝器の充足の程度１例えば、更に追加の通信時間を必要としている仮想 回路にさらに該時間を割り当てることを優先させる為に主局によって用いられ得 る半分以上又は以下の充足を示すようにすることができる。

第８図はこの作動を示している。５えば、発信源従局が宛先従局と通信すること を望む場合には、該発信源従局は上述したように先ず割込み信号を送りそれから 該宛先局の番地を主局に示す。主局は宛先局に仮想回路番号を送信し且つ発信源 及び宛先局の双方がチャンネルを監視する。主局がチャンネルを該仮想回路に割 り当てたとき発信源及び宛先局が通信する。連結制御ビットは緩衝器の充足状態 を示し、そして、一つの送信後該緩衝器が空でない場合には、主局は更に追加の 通信時間を割り当てる。データ緩衝器が空となったとき、その仮想回路は（それ が一時的な回路であるならば）終了し又はこれらの局は該仮想回路が（それがデ フォルト仮想回路であるならば）リストに依然記載されたまま休止状態に復帰す る。

ら複数の仮想回路の配列したものとなることが明らかであり、これらの仮想回路 を介して通信が、論理的ポートの番地マツプにより主局に書き込まれているハー ドウェアポートの系を通って離れた地点になされ得る。各ポートは関連する緩衝 器を持ち、その結果、各仮想回路が簡単なＵＳＡＲＴから成るものとして前記シ ステムが概念化され得る。明らかに本システムの作動は使用者にとって全体的に わかり易く且つこのことは上述したような方法によって達成される。

第９図を参照して、我々は、監視し且つ制御するため　。

の完全なシステムを作ることができる。図示された例は、主局から従局への、従 局から主局への及び従局から従局への仮想回路を有するベンｄ１〜ｄ４を持つデ ータ自動記録器のためのものである。データは様々な場所にある局ｄ８゜ｄ９か ら簡単に得られ且つデータ自動記録器に記録される。

通信は従局１と２との間、即ち装置ｄｌｏとｄ７との間でも行われる。各データ 自動記録器は自身の仮想回路を有し且つその場所内にある自身のデータ源に実質 上直接的に接続されている。同様に、装置ｄｌＯはｄ７に実質上直接的に接続さ れている。

ｆ−ｑ悌フざ一マット デニタ　バ・ｌ争７オーマ・ント Ｓ：＠期＄き 工：副込与誌 鳥６目 冶８目 嵩９図 国際調査報告 １ＮｌｌＮ１ｌｆｆ１ａｌｌａ　Ａ＊ｅｕｔｓ＋＋ｅ＊　Ｎ。ＰＣＴ／ＧＥ　８ ６１００２３０　−八ＮＮＥＸ　τ０　丁五五　ＩＮτＥＲｉ’ｌＡ？工０ＮＡ Ｉ、５ＥＡＲＣＨ？、三：’ＯＲＴ　ＯＮ

Claims (12)

【特許請求の範囲】
1. １．相互間で通信を確立することが望まれる複数の節の各々に１個の装置を含む 単一のチャンネルで作動する通信システムであって、１つの装置は同期情報を送 信する手段を含み且つ他の装置の各々は前記同期情報と同期する同期信号を与え る手段を有し、前記１つの装置は別の装置の番地を周期的に繰り返す一連の連続 するタイムスロットの１つで送信することができ、各周期において前記タイムス ロットの少なくとも１つは前記番地が送信され得ないように指定されており、そ れによって前記他の装置のいずれもが前記チャンネルによる通信を要求するべく 前記指定されたタイムスロットにおいて送信できる通信システム。
2. ２．前記他の装置の各々は、予め割り当てられた番地を有し且つ前記チャンネル により送信された情報を、前記番地に応じた特定のタイムスロットにおいてのみ 復号するよう作動する、前記請求の範囲第１項記載の通信システム。
3. ３．前記他の装置は、該装置が通信を要求する時に前記指定されたタイムスロッ トで各自の番地を送信するよう構成されている、前記請求の範囲第２項記載の通 信システム。
4. ４．前記システムを通る各データ語は、少なくとも１ビットの連結制御情報を伴 っており、そして各局は該局の現在の作動状態を示す情報を保持するレジスタを 含み且つその後の作動を制御するために前記連結制御情報を前記レジスタの内容 と結合するするように構成されている、前記請求の範囲のいずれかに記載の通信 システム。
5. ５．電気的装置とのデータ通信を与えるための無線送受信装置であって、送信回 路、受信回路及びインターフェース回路を含み、該インターフェース回路は、記 憶されたプログラムによって制御され且つ前記装置から前記送信回路への及び／ 又は前記受信回路から前記装置へのデータの伝送を制御するように構成された処 理装置を含み、そして前記インターフェース回路は、データ伝送が発生し得る状 態で又はデータ伝送が発生し得ない低電力消費状態で作動可能であり、前記イン ターフェース回路は、通信操作が完了した時には前記低電力状態に自動的に入る ように且つ１つの信号がデータを送信する要求を示す装置から受信された時又は 所定のコード信号がデータを受信する要求を示す前記受信回路によって受信され た時に前記データ伝送状態に自動的に再入するように作動可能である無線送受信 装置。
6. ６．前記インターフェース回路は低電力状態で作動可能であるマイクロコンピュ ータを含んでいる、前記請求の範囲第５項記載の装置。
7. ７．前記送信回路への電力供給は前記インターフェース回路によって制御可能で あり、該インターフェース回路は送信が要求される時にのみ前記送信回路を付勢 するように構成されている、前記請求の範囲第５項又は第６項記載の装置。
8. ８．送信機、受信機、制御処理装置及び送信されるデータのための緩衝記憶装置 を各々有する複数の局を含む通信システムであって、前記制御処理装置は、前記 記憶装置の充足状態に応動し且つこれに依存して前記システムを通るデータの流 れの速度を変更するように構成されている、通信システム。
9. ９．前記システムを通る各データ語は少なくとも１ビットの連結制御情報を伴っ ており、且つ各制御処理装置は、局の現在の作動モードを示す情報を保持するた めのレジスタを含んでおり且つその後の作動を制御するため、特に前記記憶装置 の充足状態がデータスループット速度の増大モードを与えることを命令する時に 該モードを与えるために、前記連結制御情報を前記レジスタの内容と結合するよ うに構成されている、前記請求の範囲第８項記載の装置。
10. １０．前記システムは、システム同期信号を与え且つ少なくとも１つの同期タイ ムスロット、少なくとも１つの割込みタイムスロット及び複数の番地又はデータ タイムスロットから成る周期的に連続するタイムスロットを形成する主局と呼ば れる１つの局を有する同期通信システムであって、該システムでは、他のいずれ の局も割込みタイムスロット内に前記主局へ通信する要求を示すためのメッセー ジを送信することができる、前記請求の範囲第８項又は第９項記載の通信システ ム。
11. １１．前記主局が通信する要求を確認した後、ある局は宛先局の番地が前記主局 に知られてない場合にはその番地を前記主局に送信でき、該主局は、発信源及び 宛先局に信号を送り、これらの局に通信のためのタイムスロットを割り当てる、 前記請求の範囲第１０項記載の通信システム。
12. １２．前記タイムスロットの割当ての後にデータの伝送が生じ且つ前記データ語 に伴なう連結制御情報が前記発信局の記憶装置が空いていないことを示す場合に は、前記主局は前記送信チャンネルにその後の時間を自動的に割り当てる、前記 請求の範囲第１１項記載の通信システム。