JPS6243119A - 化合物半導体素子の製造方法 - Google Patents
化合物半導体素子の製造方法Info
- Publication number
- JPS6243119A JPS6243119A JP18173485A JP18173485A JPS6243119A JP S6243119 A JPS6243119 A JP S6243119A JP 18173485 A JP18173485 A JP 18173485A JP 18173485 A JP18173485 A JP 18173485A JP S6243119 A JPS6243119 A JP S6243119A
- Authority
- JP
- Japan
- Prior art keywords
- base
- oxide film
- compound semiconductor
- film
- high vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体素子、特に化合物半導体素子の製造方法
に関するものである。
に関するものである。
従来、透過ベーストランジスタなどの化合物半導体素子
を製造する場合、電極形成時に該半導体の表面に付着し
た汚染物質を、半導体薄膜の再成長前に十分に除去する
ことができないため、化合物半導体素子の特性が低下す
る恐れがあった。
を製造する場合、電極形成時に該半導体の表面に付着し
た汚染物質を、半導体薄膜の再成長前に十分に除去する
ことができないため、化合物半導体素子の特性が低下す
る恐れがあった。
上記半導体表面の汚染防止法に関連するものとしては、
例えばジー・エル・プライス著、”分子線エピタキシー
法によυ成長した表面の保護と再生、第２回分子線エピ
タキシおよび関連表面清浄技術に関する国際シンポジウ
ム論文集、Ｐ、１２５９（１９８２）”（Ｇ、 Ｌ、
Ｐｒ１ｃｅ、’ Ｐｒｅｓｅｒｖａｔｉｏｎ ａｎｄＲ
ｅｇｅｎｅｒａｔｉｏｎ ｏｆ ａｎ ＭＢＥ Ｇｒｏ
ｗｎ ５ｕｒｆａｃｅ ’。
例えばジー・エル・プライス著、”分子線エピタキシー
法によυ成長した表面の保護と再生、第２回分子線エピ
タキシおよび関連表面清浄技術に関する国際シンポジウ
ム論文集、Ｐ、１２５９（１９８２）”（Ｇ、 Ｌ、
Ｐｒ１ｃｅ、’ Ｐｒｅｓｅｒｖａｔｉｏｎ ａｎｄＲ
ｅｇｅｎｅｒａｔｉｏｎ ｏｆ ａｎ ＭＢＥ Ｇｒｏ
ｗｎ ５ｕｒｆａｃｅ ’。
Ｃｏ１１ｅｃｔｅｄ Ｐａｐｅｒ ｏｆ ＭＢＥ−Ｃ３
Ｔ−２，１２５９（１９８２））があげられる。
Ｔ−２，１２５９（１９８２））があげられる。
本発明は上記のような従来技術の問題点を解消し、化合
物半導体薄膜の再成長界面が汚染していない化合物半導
体素子の製造方法を提供することを目的とするものであ
る。
物半導体薄膜の再成長界面が汚染していない化合物半導
体素子の製造方法を提供することを目的とするものであ
る。
本発明は上記目的を達成するために、超高真空中で砒化
ガリウム基板を加熱した場合に、該基板表面の酸化膜が
飛散して清浄なガリウム基板表面がえられる事実に着目
し、清浄な化合物半導体表面が大気中の油、塵あいなど
により汚染される以前に、清浄な超高真空中で半導体表
面を不活性化するまための酸化膜を形成する工程と、該
酸化膜を加熱、除去する工程を採用することにより、半
導体薄膜Ｌ・り再成長界面特性の向上をはかることを特
徴とするものである。
ガリウム基板を加熱した場合に、該基板表面の酸化膜が
飛散して清浄なガリウム基板表面がえられる事実に着目
し、清浄な化合物半導体表面が大気中の油、塵あいなど
により汚染される以前に、清浄な超高真空中で半導体表
面を不活性化するまための酸化膜を形成する工程と、該
酸化膜を加熱、除去する工程を採用することにより、半
導体薄膜Ｌ・り再成長界面特性の向上をはかることを特
徴とするものである。
〔発明の実施し１１ ］
Ｌ！ｉＴ、本発明の−“実竺例、例えば砒化ガリウト透
過ベーストラン、″スタの製造工程を図面について説明
する。
過ベーストラン、″スタの製造工程を図面について説明
する。
第１図に示すようにｎ＋−ＧａＡｓ （砒化ガリウム）
基板１上に、分子線エピタキシ法によりｒｌ −ＧａＡ
ｓ膜２を堆積する。ついで、超高真空槽（図示せず）中
で酸素又は水蒸気を２００℃〜３００℃に加熱された前
記摸２を有する基板１上に導入して酸化膜６を形成する
。
基板１上に、分子線エピタキシ法によりｒｌ −ＧａＡ
ｓ膜２を堆積する。ついで、超高真空槽（図示せず）中
で酸素又は水蒸気を２００℃〜３００℃に加熱された前
記摸２を有する基板１上に導入して酸化膜６を形成する
。
次に）ｌ：記基板１を超高真空槽から取り出した後、て
子ピ゛−ム蒸発法によりタングステン（Ｗ）を蒸着し第
２図に示すようにホトエツチングにより酸化膜５上にＮ
ペース４を形成する。このような基板１を古び分子線エ
ピタキ／装置（図示せず）に導入して５５０℃以上に加
熱する。
子ピ゛−ム蒸発法によりタングステン（Ｗ）を蒸着し第
２図に示すようにホトエツチングにより酸化膜５上にＮ
ペース４を形成する。このような基板１を古び分子線エ
ピタキ／装置（図示せず）に導入して５５０℃以上に加
熱する。
このため基板１を大気にさらしたことによる表面汚染物
質は、酸化膜３と共に基板表面から離脱されるから、清
浄な砒化ガリウム表面となる。このことは、オージェ電
子スペクトル（第５図）により確認されている。
質は、酸化膜３と共に基板表面から離脱されるから、清
浄な砒化ガリウム表面となる。このことは、オージェ電
子スペクトル（第５図）により確認されている。
上記のように加熱により表面を清浄化された砒化ガリウ
ム膜２上に、第３図に示すようにｎ”−ＧａＡｓ膜５を
堆積する。ついで、抵抗加熱法により第４図に示すよう
に、基板１の両面にＡｕ −Ｇｅ −Ｎｉ（金−ゲルマ
ニウムーニノケル）合金を蒸着してｃｈｍｉｃ電極６を
形成する。
ム膜２上に、第３図に示すようにｎ”−ＧａＡｓ膜５を
堆積する。ついで、抵抗加熱法により第４図に示すよう
に、基板１の両面にＡｕ −Ｇｅ −Ｎｉ（金−ゲルマ
ニウムーニノケル）合金を蒸着してｃｈｍｉｃ電極６を
形成する。
第５図は砒化ガリウム薄膜表面のオージ、を子スペクト
ルを示す線図であり、同図（ａ）は砒化ガリウム基板を
大気にさらした場合である。この際、該基板表面に大気
中の水分および有機物が付着しているため、ガリウム（
Ｇａ）と砒素（Ａｓ）の他に炭素Ｃと酸素０が検出され
る。
ルを示す線図であり、同図（ａ）は砒化ガリウム基板を
大気にさらした場合である。この際、該基板表面に大気
中の水分および有機物が付着しているため、ガリウム（
Ｇａ）と砒素（Ａｓ）の他に炭素Ｃと酸素０が検出され
る。
同図（ｂ）は本発明の方法によらない清浄な薄膜表面に
、酸化膜を形成せずに大気にさらした場合であ８゜この
際、超真空中において加熱後にも炭素Ｃが検出される。
、酸化膜を形成せずに大気にさらした場合であ８゜この
際、超真空中において加熱後にも炭素Ｃが検出される。
該炭素は界面準位を形成し、キャ□ノーヤの捕獲中心と
な−・て素子の特性を著しく低ドさせる。
な−・て素子の特性を著しく低ドさせる。
１′５１ジｌ（、ニー１；１本発明の方法ｉ・ておいて
、分子線エビタ朴・装置から砒化ガリウム基波を大気中
に取り出す１麦前に、該基板表面に酸化膜を形成した場
合あつ。この際、前記基板に付着した汚染物質は、超ａ
ｈ空中で加熱することにより、酸化膜と共に飛散しで清
浄、な表面かえられる。
、分子線エビタ朴・装置から砒化ガリウム基波を大気中
に取り出す１麦前に、該基板表面に酸化膜を形成した場
合あつ。この際、前記基板に付着した汚染物質は、超ａ
ｈ空中で加熱することにより、酸化膜と共に飛散しで清
浄、な表面かえられる。
士述した本実施例によれば、透過ペーストランジスタの
特性、特に雑音指数を３．５ｄＢから３ｄＢに改善する
と共に、ｎ−ＧａＡｓ層と再成長したｎ＋−ＧａＡｓ層
との界面特性も雌部することができる。
特性、特に雑音指数を３．５ｄＢから３ｄＢに改善する
と共に、ｎ−ＧａＡｓ層と再成長したｎ＋−ＧａＡｓ層
との界面特性も雌部することができる。
以上説明したように、本発明によれば、半導体薄膜の再
成長−と必要とする化合物半導体素子における該再成長
の界面の汚染を皆無とすることにより、化合物半導体素
子の性能を向上させることができる。
成長−と必要とする化合物半導体素子における該再成長
の界面の汚染を皆無とすることにより、化合物半導体素
子の性能を向上させることができる。
第１図ないし第４図は本発明の化合物半導体素子の製造
方法の工程を示す断面図、第５図は砒化ガリウム薄膜表
面のオージェ電子スペクトルを示す線図である。 １・・・・・・ｎ”−ＧａＡｓ基板 ２・・・・・・ｎ−ＧａＡｓ膜 ３・・・・・酸化膜 ５・・・・・・ｎ” −ＧａＡｓ膜 ６・・・・・・電極 代理人弁理士 小 川 勝 男“、 図面の浄Ｌ！７（内容に変更なし） 発２０ 第〕目 率４図 軍５目 ＥけＶ】 手続補正書（方式） 事件の表示 昭和 ６０ 年特許願第 １８１７３４号発明の名
称 化合物半導体素子の製造方法補正をする者 １１件との関係 特許出願人 名 称 １５１０１株式会ｉｔ 日 立
製 作 所代 理 人 補正の対象
方法の工程を示す断面図、第５図は砒化ガリウム薄膜表
面のオージェ電子スペクトルを示す線図である。 １・・・・・・ｎ”−ＧａＡｓ基板 ２・・・・・・ｎ−ＧａＡｓ膜 ３・・・・・酸化膜 ５・・・・・・ｎ” −ＧａＡｓ膜 ６・・・・・・電極 代理人弁理士 小 川 勝 男“、 図面の浄Ｌ！７（内容に変更なし） 発２０ 第〕目 率４図 軍５目 ＥけＶ】 手続補正書（方式） 事件の表示 昭和 ６０ 年特許願第 １８１７３４号発明の名
称 化合物半導体素子の製造方法補正をする者 １１件との関係 特許出願人 名 称 １５１０１株式会ｉｔ 日 立
製 作 所代 理 人 補正の対象
Claims (1)
- 清浄雰囲気中で化合物半導体薄膜を形成する工程と、該
半導体薄膜の表面を超高真空中で酸素または水蒸気によ
り不活性化する工程と、該表面に電極を形成する工程と
、該表面の不活性化された部分を超高真空中で加熱・除
去する工程と、化合物半導体薄膜を再成長させる工程と
からなることを特徴とする化合物半導体素子の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18173485A JPS6243119A (ja) | 1985-08-21 | 1985-08-21 | 化合物半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18173485A JPS6243119A (ja) | 1985-08-21 | 1985-08-21 | 化合物半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243119A true JPS6243119A (ja) | 1987-02-25 |
Family
ID=16105950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18173485A Pending JPS6243119A (ja) | 1985-08-21 | 1985-08-21 | 化合物半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243119A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169718A (ja) * | 1987-01-08 | 1988-07-13 | Fujitsu Ltd | 半導体結晶成長方法及びそれを実施する装置 |
| US6146541A (en) * | 1997-05-02 | 2000-11-14 | Motorola, Inc. | Method of manufacturing a semiconductor device that uses a calibration standard |
-
1985
- 1985-08-21 JP JP18173485A patent/JPS6243119A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169718A (ja) * | 1987-01-08 | 1988-07-13 | Fujitsu Ltd | 半導体結晶成長方法及びそれを実施する装置 |
| US6146541A (en) * | 1997-05-02 | 2000-11-14 | Motorola, Inc. | Method of manufacturing a semiconductor device that uses a calibration standard |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791138B2 (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
| JPS6393144A (ja) | エピタキシャル累層のトランジスタ構造及びその製造方法 | |
| JPS6243119A (ja) | 化合物半導体素子の製造方法 | |
| JPH10189944A (ja) | 高電子移動度トランジスタ | |
| JPH07201689A (ja) | 保護膜付き半導体ウェハ | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| JP3126890B2 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| EP0056737A3 (en) | Method of manufacturing a semiconductor device using molecular beam epitaxy | |
| JP2874262B2 (ja) | 半導体装置の製造方法 | |
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 | |
| JP2508173B2 (ja) | 半導体装置の製造方法 | |
| JPS62165317A (ja) | 半導体装置の製造方法 | |
| JPS6154263B2 (ja) | ||
| JPS6110280A (ja) | 接合型電界効果トランジスタ | |
| JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
| JP2628814B2 (ja) | 半導体装置の製造方法 | |
| JPH0637116A (ja) | 半導体装置の製造方法 | |
| JPS5972723A (ja) | ３−５族化合物半導体のオ−ミツク電極の形成方法 | |
| JP3911641B2 (ja) | 半導体薄膜の成長方法 | |
| JPH0472632A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH05136171A (ja) | 半導体素子の製造方法 | |
| JPH03192719A (ja) | 化合物半導体結晶成長法 | |
| JPH08316149A (ja) | 化合物半導体の結晶成長方法 | |
| JPH0680632B2 (ja) | 分子線エピタキシヤル成長方法 |