JPH0637116A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0637116A JPH0637116A JP18938692A JP18938692A JPH0637116A JP H0637116 A JPH0637116 A JP H0637116A JP 18938692 A JP18938692 A JP 18938692A JP 18938692 A JP18938692 A JP 18938692A JP H0637116 A JPH0637116 A JP H0637116A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- gaas
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】界面の電気抵抗を低減したオーミック電極を形
成できる半導体装置の製造方法を提供する。 【構成】半絶縁性ＧａＡｓ基板３１上にＳｉをｎ型不純
物として、イオン打込みやＣＶＤ法により第１半導体層
のｎ−ＧａＡｓ層３２を形成する。その上にＷＳｉから
なるゲート電極３３と、ソース及びドレインの各オーミ
ック電極形成部Ａに窓開けしたＳｉＯＮのマスク３４を
形成する。次に第１半導体層の表面をガスエッチングし
た後、露出されたその層の新表面Ｓ上に同じ導電型の第
２半導体層を形成する。その際第１半導体層と同じｎ型
不純物を、第１半導体層の新表面Ｓ上に残留蓄積するよ
うにガスエッチングすることにより、新表面上に選択形
成されるオーミック接合層と基板３１との界面の格子欠
陥や真空中の残留不純物に起因する空乏層を打消して、
この界面における電気抵抗を低減させる。
成できる半導体装置の製造方法を提供する。 【構成】半絶縁性ＧａＡｓ基板３１上にＳｉをｎ型不純
物として、イオン打込みやＣＶＤ法により第１半導体層
のｎ−ＧａＡｓ層３２を形成する。その上にＷＳｉから
なるゲート電極３３と、ソース及びドレインの各オーミ
ック電極形成部Ａに窓開けしたＳｉＯＮのマスク３４を
形成する。次に第１半導体層の表面をガスエッチングし
た後、露出されたその層の新表面Ｓ上に同じ導電型の第
２半導体層を形成する。その際第１半導体層と同じｎ型
不純物を、第１半導体層の新表面Ｓ上に残留蓄積するよ
うにガスエッチングすることにより、新表面上に選択形
成されるオーミック接合層と基板３１との界面の格子欠
陥や真空中の残留不純物に起因する空乏層を打消して、
この界面における電気抵抗を低減させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にオーミック電極の形成方法を改良した半導体
装置の製造方法に関する。近年、半導体装置、特に化合
物半導体による高周波デバイスの高性能化に対する要請
が益々高まっている。例えば、代表的な半導体装置の一
つであるＦＥＴ（電界効果トランジスタ）においては、
遮断周波数、相互コンダクタンス、雑音指数を向上させ
るためには、ドレイン・ソース電極間の寄生抵抗（内部
抵抗）を低減する必要がある。
関し、特にオーミック電極の形成方法を改良した半導体
装置の製造方法に関する。近年、半導体装置、特に化合
物半導体による高周波デバイスの高性能化に対する要請
が益々高まっている。例えば、代表的な半導体装置の一
つであるＦＥＴ（電界効果トランジスタ）においては、
遮断周波数、相互コンダクタンス、雑音指数を向上させ
るためには、ドレイン・ソース電極間の寄生抵抗（内部
抵抗）を低減する必要がある。
【０００２】
【従来の技術】ドレイン／ゲート電極間隔、ソース／ゲ
ート電極間隔を短縮することが可能な、ガスエッチング
と選択成長によるオーミック電極形成方法が知られてい
る（特開平１−２３９８４６号公報、特開平２−２６８
９２号公報）。この方法では図１に示す手順でオーミッ
ク電極を形成する。先ず同図（ａ）に示すように、半絶
縁性ＧａＡｓ基板１１上に、ＦＥＴのチャンネル層とな
るｎ−ＧａＡｓ層１２をイオン打ち込み、結晶成長法等
により形成し、ゲート電極１３と、オーミック電極形成
部Ａに窓を開けたマスク（ＳｉＯ2 等）１４を形成す
る。次に、オーミック電極形成部Ａに露出しているｎ−
ＧａＡｓ層１２をＨＣｌ／Ｈ2 混合ガスによりエッチン
グして、その表面に付着していた不純物（主に炭素）を
除去する。そしてこの表面を大気に接触させることなく
真空中を搬送することによりガスソース分子線結晶成長
装置へ送り込み、同図（ｂ）に示すようにオーミック電
極形成部Ａにオーミック接合層としてｎ+ −ＧａＡｓ層
１５（キャリア濃度８×１０18ｃｍ-3程度）を選択的に
成長させる。その後ｎ+ −ＧａＡｓ層１５上にＡｕ−Ｇ
ｅ等の金属層を形成してドレイン、ソースの各電極とす
る。
ート電極間隔を短縮することが可能な、ガスエッチング
と選択成長によるオーミック電極形成方法が知られてい
る（特開平１−２３９８４６号公報、特開平２−２６８
９２号公報）。この方法では図１に示す手順でオーミッ
ク電極を形成する。先ず同図（ａ）に示すように、半絶
縁性ＧａＡｓ基板１１上に、ＦＥＴのチャンネル層とな
るｎ−ＧａＡｓ層１２をイオン打ち込み、結晶成長法等
により形成し、ゲート電極１３と、オーミック電極形成
部Ａに窓を開けたマスク（ＳｉＯ2 等）１４を形成す
る。次に、オーミック電極形成部Ａに露出しているｎ−
ＧａＡｓ層１２をＨＣｌ／Ｈ2 混合ガスによりエッチン
グして、その表面に付着していた不純物（主に炭素）を
除去する。そしてこの表面を大気に接触させることなく
真空中を搬送することによりガスソース分子線結晶成長
装置へ送り込み、同図（ｂ）に示すようにオーミック電
極形成部Ａにオーミック接合層としてｎ+ −ＧａＡｓ層
１５（キャリア濃度８×１０18ｃｍ-3程度）を選択的に
成長させる。その後ｎ+ −ＧａＡｓ層１５上にＡｕ−Ｇ
ｅ等の金属層を形成してドレイン、ソースの各電極とす
る。
【０００３】上記ＨＣｌ／Ｈ2 混合ガスによるエッチン
グは、オーミック電極形成部Ａの基板表面に存在する不
純物（大気との接触や基板表面でのゲート１３、マスク
１４の形成工程等で付着すると考えられ、主に炭素であ
る。）を除去する表面清浄化処理であり、その上に結晶
成長によりｎ+ −ＧａＡｓ層１５を形成した際のｎ−Ｇ
ａＡｓ活性層１２／ｎ+ −ＧａＡｓ層１５間のオーミッ
ク接合界面での電気抵抗を低減するために行う。この界
面に不純物炭素が存在すると、炭素はＧａＡｓ中ではア
クセプタとして作用するのでｎ型キャリア（電子）をト
ラップしてしまい、キャリア空乏層が発生して電気抵抗
が増大する。
グは、オーミック電極形成部Ａの基板表面に存在する不
純物（大気との接触や基板表面でのゲート１３、マスク
１４の形成工程等で付着すると考えられ、主に炭素であ
る。）を除去する表面清浄化処理であり、その上に結晶
成長によりｎ+ −ＧａＡｓ層１５を形成した際のｎ−Ｇ
ａＡｓ活性層１２／ｎ+ −ＧａＡｓ層１５間のオーミッ
ク接合界面での電気抵抗を低減するために行う。この界
面に不純物炭素が存在すると、炭素はＧａＡｓ中ではア
クセプタとして作用するのでｎ型キャリア（電子）をト
ラップしてしまい、キャリア空乏層が発生して電気抵抗
が増大する。
【０００４】しかしながら、炭素を除去した界面におい
ても、転位等の結晶欠陥や、ガスエッチング後の真空搬
送中に真空中の残留ガスに含まれる不純物に起因する空
乏層が発生する恐れがあり、界面の電気抵抗を増大させ
る原因になっていた。
ても、転位等の結晶欠陥や、ガスエッチング後の真空搬
送中に真空中の残留ガスに含まれる不純物に起因する空
乏層が発生する恐れがあり、界面の電気抵抗を増大させ
る原因になっていた。
【０００５】
【発明が解決しようとする課題】本発明は、電極形成界
面での空乏層の発生を抑制することにより界面の電気抵
抗を更に低減したオーミック電極を形成することのでき
る半導体装置の製造方法を提供することを目的とする。
面での空乏層の発生を抑制することにより界面の電気抵
抗を更に低減したオーミック電極を形成することのでき
る半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的は、所定の導
電型を有する第１の半導体層の表面をガスエッチングし
た後、このエッチングにより露出された上記第１の半導
体層の新たな表面上に、上記第１の半導体層と同じ導電
型の第２の半導体層を形成する際に、上記第１の半導体
層の導電型と同じ導電型を与える不純物を残留させて上
記第１の半導体層の新たな表面上に蓄積するように上記
ガスエッチングを行うことを特徴とする半導体装置の製
造方法によって達成される。
電型を有する第１の半導体層の表面をガスエッチングし
た後、このエッチングにより露出された上記第１の半導
体層の新たな表面上に、上記第１の半導体層と同じ導電
型の第２の半導体層を形成する際に、上記第１の半導体
層の導電型と同じ導電型を与える不純物を残留させて上
記第１の半導体層の新たな表面上に蓄積するように上記
ガスエッチングを行うことを特徴とする半導体装置の製
造方法によって達成される。
【０００７】
【作用】本発明においては、第１の半導体層中にドープ
されている不純物と同じ導電型を与える不純物をエッチ
ング後の新表面に選択的に残留・蓄積させることによ
り、引き続きこの新表面上に選択成長により形成される
オーミック接合層と基板との界面における転位等の結晶
欠陥や真空中の残留不純物に起因する空乏層を打ち消
し、それによりこの界面における電気抵抗を低減させ
る。
されている不純物と同じ導電型を与える不純物をエッチ
ング後の新表面に選択的に残留・蓄積させることによ
り、引き続きこの新表面上に選択成長により形成される
オーミック接合層と基板との界面における転位等の結晶
欠陥や真空中の残留不純物に起因する空乏層を打ち消
し、それによりこの界面における電気抵抗を低減させ
る。
【０００８】本発明におけるガスエッチングとして、Ｈ
ＣｌとＨ2 との混合ガスによるエッチングを行うことが
できる。このようなガスエッチング方法としては、例え
ば前記の特開平１−２３９８４６号公報、特開平２−２
６８９２号公報に開示された方法を用いることができ
る。
ＣｌとＨ2 との混合ガスによるエッチングを行うことが
できる。このようなガスエッチング方法としては、例え
ば前記の特開平１−２３９８４６号公報、特開平２−２
６８９２号公報に開示された方法を用いることができ
る。
【０００９】本発明においては、基板半導体にドープさ
れている不純物と反対の導電型の不純物はエッチングに
より除去され、基板半導体にドープされている不純物と
同じ導電型の不純物は残留し、エッチングにより露出さ
れた新たな基板表面上に蓄積するように上記ガスエッチ
ングを行う。
れている不純物と反対の導電型の不純物はエッチングに
より除去され、基板半導体にドープされている不純物と
同じ導電型の不純物は残留し、エッチングにより露出さ
れた新たな基板表面上に蓄積するように上記ガスエッチ
ングを行う。
【００１０】図２を参照して本発明の原理を説明する。
例えば不純物濃度ｎ〔ｃｍ-3〕のｎ−ＧａＡｓ半導体基
板２２を深さｄ〔ｃｍ〕までエッチングしたときにエッ
チングにより除去される基板体積（ｖ）に含まれる不純
物を全て、エッチングにより露出される新表面（ｓ）上
に残留・蓄積させると、その面濃度はｎｄ〔ｃｍ-2〕に
なる。
例えば不純物濃度ｎ〔ｃｍ-3〕のｎ−ＧａＡｓ半導体基
板２２を深さｄ〔ｃｍ〕までエッチングしたときにエッ
チングにより除去される基板体積（ｖ）に含まれる不純
物を全て、エッチングにより露出される新表面（ｓ）上
に残留・蓄積させると、その面濃度はｎｄ〔ｃｍ-2〕に
なる。
【００１１】半導体を例えばＨＣｌ／Ｈ2 混合ガスでエ
ッチングしたときに、半導体中に含まれている不純物
を、エッチング後の新表面に残留させるためには、半導
体の構成元素がＨＣｌと反応して蒸発する速度に比べ
て、不純物がＨＣｌと反応して蒸発する速度が十分に小
さければよい。このような条件は、半導体構成元素およ
び不純物それぞれの蒸気圧とエッチング時の基板温度と
によって決定される。実際には予備的な実験によりこの
ような条件を設定することができる。例えばＧａＡｓに
Ｓｉをドープしたｎ−ＧａＡｓ半導体基板をエッチング
する場合には、基板温度６００℃以下でＨＣｌ／Ｈ2 ガ
スエッチングを行えば、エッチング除去された基板体積
中のＳｉをエッチング後の新表面上に残留・蓄積させる
ことができる。
ッチングしたときに、半導体中に含まれている不純物
を、エッチング後の新表面に残留させるためには、半導
体の構成元素がＨＣｌと反応して蒸発する速度に比べ
て、不純物がＨＣｌと反応して蒸発する速度が十分に小
さければよい。このような条件は、半導体構成元素およ
び不純物それぞれの蒸気圧とエッチング時の基板温度と
によって決定される。実際には予備的な実験によりこの
ような条件を設定することができる。例えばＧａＡｓに
Ｓｉをドープしたｎ−ＧａＡｓ半導体基板をエッチング
する場合には、基板温度６００℃以下でＨＣｌ／Ｈ2 ガ
スエッチングを行えば、エッチング除去された基板体積
中のＳｉをエッチング後の新表面上に残留・蓄積させる
ことができる。
【００１２】以下に、実施例によって本発明を更に詳細
に説明する。
に説明する。
【実施例】〔実施例１〕図３を参照して、本発明により
ＧａＡｓＭＥＳＦＥＴ（金属／半導体接合電界効果トラ
ンジスタ）のドレイン、ソース各電極のオーミック接合
を作成する一例を説明する。先ず図３（ａ）に示したよ
うに、半絶縁性ＧａＡｓ基板３１上にイオン打ち込みま
たは結晶成長（ＭＢＥ、ＭＯＣＶＤ等）により、活性層
となるｎ−ＧａＡｓ層３２を形成する。その際、ｎ−Ｇ
ａＡｓ層３２は厚さ０．５μｍ、ｎ型不純物濃度１×１
０17ｃｍ-3とし、ｎ型不純物はＳｉとする。ｎ−ＧａＡ
ｓ層３２上に、ＷＳｉのゲート電極３３と、ドレインお
よびソース各々のオーミック電極形成部Ａに窓開けをし
たＳｉＯＮのマスク３４を形成する。
ＧａＡｓＭＥＳＦＥＴ（金属／半導体接合電界効果トラ
ンジスタ）のドレイン、ソース各電極のオーミック接合
を作成する一例を説明する。先ず図３（ａ）に示したよ
うに、半絶縁性ＧａＡｓ基板３１上にイオン打ち込みま
たは結晶成長（ＭＢＥ、ＭＯＣＶＤ等）により、活性層
となるｎ−ＧａＡｓ層３２を形成する。その際、ｎ−Ｇ
ａＡｓ層３２は厚さ０．５μｍ、ｎ型不純物濃度１×１
０17ｃｍ-3とし、ｎ型不純物はＳｉとする。ｎ−ＧａＡ
ｓ層３２上に、ＷＳｉのゲート電極３３と、ドレインお
よびソース各々のオーミック電極形成部Ａに窓開けをし
たＳｉＯＮのマスク３４を形成する。
【００１３】次に図３（ｂ）に示したように、窓部Ａに
露出したｎ−ＧａＡｓ層３２の表面を、ＨＣｌ／Ｈ2 混
合ガスによりエッチングする。エッチング条件は、ＨＣ
ｌ流量を４ＣＣＭ、Ｈ2 流量３６ＣＣＭ、基板温度５５
０℃とし、排気速度１０００リットル／秒のターボ分子
ポンプによりエッチング装置内を真空度（圧力）８．４
×１０-4Ｔｏｒｒとした。これによりエッチング速度は
１５０Å／分となり、１０分間のエッチングにより窓部
Ａのｎ−ＧａＡｓ層３２が深さ１５００Åまでエッチン
グ除去される（同図中にｖで示した領域）。このエッチ
ングにより、ｎ−ＧａＡｓ層３２の表面に付着していた
不純物炭素（ＧａＡｓ中ではｐ型不純物）は除去される
が、エッチング除去された体積ｖ中の不純物Ｓｉは除去
されず、エッチングで露出された新表面ｓに残留・蓄積
する。このとき表面ｓに蓄積されるＳｉの面濃度は、１
×１０17〔ｃｍ-3〕×１５００×１０-8〔ｃｍ〕＝１．
５×１０12〔ｃｍ-2〕と算出される。
露出したｎ−ＧａＡｓ層３２の表面を、ＨＣｌ／Ｈ2 混
合ガスによりエッチングする。エッチング条件は、ＨＣ
ｌ流量を４ＣＣＭ、Ｈ2 流量３６ＣＣＭ、基板温度５５
０℃とし、排気速度１０００リットル／秒のターボ分子
ポンプによりエッチング装置内を真空度（圧力）８．４
×１０-4Ｔｏｒｒとした。これによりエッチング速度は
１５０Å／分となり、１０分間のエッチングにより窓部
Ａのｎ−ＧａＡｓ層３２が深さ１５００Åまでエッチン
グ除去される（同図中にｖで示した領域）。このエッチ
ングにより、ｎ−ＧａＡｓ層３２の表面に付着していた
不純物炭素（ＧａＡｓ中ではｐ型不純物）は除去される
が、エッチング除去された体積ｖ中の不純物Ｓｉは除去
されず、エッチングで露出された新表面ｓに残留・蓄積
する。このとき表面ｓに蓄積されるＳｉの面濃度は、１
×１０17〔ｃｍ-3〕×１５００×１０-8〔ｃｍ〕＝１．
５×１０12〔ｃｍ-2〕と算出される。
【００１４】次に、上記露出表面ｓを大気に接触させる
ことなく基板をエッチング装置から真空搬送路を通して
速やかに成長室に移動させ、図３（ｃ）に示したように
露出表面ｓ上にｎ+ −ＧａＡｓ層３５（ｎ型キャリア濃
度８×１０18ｃｍ-3）を結晶成長させる。この結晶成長
は、ＴＥＧ（トリエチルガリウム）とＡｓＨ3 （アルシ
ン）、またはＴＥＧとＡｓ（砒素）を用いたガスソース
ＭＢＥにより、オーミック接合面となる表面ｓ上にのみ
選択的に行い、ＷＳｉゲート電極３３およびＳｉＯＮマ
スク３４上には結晶成長させない。その後、ｎ+ −Ｇａ
Ａｓ層３５上にオーミック電極としてＡｕ−Ｇｅを蒸着
させた後、熱処理（アロイ処理）することにより、ドレ
イン、ソース各電極とする。
ことなく基板をエッチング装置から真空搬送路を通して
速やかに成長室に移動させ、図３（ｃ）に示したように
露出表面ｓ上にｎ+ −ＧａＡｓ層３５（ｎ型キャリア濃
度８×１０18ｃｍ-3）を結晶成長させる。この結晶成長
は、ＴＥＧ（トリエチルガリウム）とＡｓＨ3 （アルシ
ン）、またはＴＥＧとＡｓ（砒素）を用いたガスソース
ＭＢＥにより、オーミック接合面となる表面ｓ上にのみ
選択的に行い、ＷＳｉゲート電極３３およびＳｉＯＮマ
スク３４上には結晶成長させない。その後、ｎ+ −Ｇａ
Ａｓ層３５上にオーミック電極としてＡｕ−Ｇｅを蒸着
させた後、熱処理（アロイ処理）することにより、ドレ
イン、ソース各電極とする。
【００１５】なお、本実施例においてはＧａＡｓＭＥＳ
ＦＥＴを例として本発明を説明したが、ＧａＡｓ／Ａｌ
ＧａＡｓＨＥＭＴ等の他の半導体装置においても同様に
本発明を適用できる。
ＦＥＴを例として本発明を説明したが、ＧａＡｓ／Ａｌ
ＧａＡｓＨＥＭＴ等の他の半導体装置においても同様に
本発明を適用できる。
【００１６】〔実施例２〕Ｓｉドープしたｎ−ＧａＡｓ
層表面をＨＣｌ／Ｈ2 混合ガスによりエッチングした際
の、エッチング後の新表面へのＳｉ蓄積濃度を評価する
実験を行った。先ず図４（ａ）に示すように、ＭＢＥ法
によりＧａＡｓ基板４１上にＳｉドープｎ−ＧａＡｓエ
ピタキシャル成長層４２（Ｓｉ濃度５．２×１０16ｃｍ
-2、厚さ１μｍ）を成長させた。この試料を真空中搬送
して、エッチング装置内に配置する。真空中を搬送する
ことにより、ｎ−ＧａＡｓ層４２の表面が大気により汚
染されることを回避する。そしてＨＣｌ／Ｈ2 混合ガス
によるエッチングを行い、ｎ−ＧａＡｓ層４２の表面を
７５０μｍだけエッチング除去した。このときのエッチ
ング条件は下記の通りであった。
層表面をＨＣｌ／Ｈ2 混合ガスによりエッチングした際
の、エッチング後の新表面へのＳｉ蓄積濃度を評価する
実験を行った。先ず図４（ａ）に示すように、ＭＢＥ法
によりＧａＡｓ基板４１上にＳｉドープｎ−ＧａＡｓエ
ピタキシャル成長層４２（Ｓｉ濃度５．２×１０16ｃｍ
-2、厚さ１μｍ）を成長させた。この試料を真空中搬送
して、エッチング装置内に配置する。真空中を搬送する
ことにより、ｎ−ＧａＡｓ層４２の表面が大気により汚
染されることを回避する。そしてＨＣｌ／Ｈ2 混合ガス
によるエッチングを行い、ｎ−ＧａＡｓ層４２の表面を
７５０μｍだけエッチング除去した。このときのエッチ
ング条件は下記の通りであった。
【００１７】〔エッチング条件〕 ＨＣｌ流量：４ＣＣＭ Ｈ2 流量：３６ＣＣＭ 基板温度：５５０℃ エッチング時間：５分 排気速度：１０００リットル／分（ターボ分子ポンプ）
【００１８】エッチング終了後、再び真空中を搬送して
試料をＭＢＥ結晶成長装置内に戻し、エッチングにより
露出されたｎ−ＧａＡｓ層４２の新表面上に更にＳｉド
ープｎ−ＧａＡｓ層４３（Ｓｉ濃度５．２×１０16ｃｍ
-2、厚さ０．３５μｍ）を成長させた。
試料をＭＢＥ結晶成長装置内に戻し、エッチングにより
露出されたｎ−ＧａＡｓ層４２の新表面上に更にＳｉド
ープｎ−ＧａＡｓ層４３（Ｓｉ濃度５．２×１０16ｃｍ
-2、厚さ０．３５μｍ）を成長させた。
【００１９】上記試料についてＣ−Ｖ測定（Ｃ：キャパ
シタンス、Ｖ：ボルテージ）を行い、両ｎ−ＧａＡｓ層
４２／４３間の界面付近のキャリア濃度分布を調べた。
得られたキャリアプロファイルを図５のグラフに示す。
同図から、上記界面近傍ではキャアリア濃度の増加が認
められ、これはエッチング除去されたｎ−ＧａＡｓ層４
２の領域中に含まれていたＳｉの界面（＝エッチング後
の新表面）への蓄積に対応していると考えられる。同図
のキャリア濃度ピーク（斜線部）の面積から、界面に蓄
積したＳｉの面濃度（直接にはキャリア濃度）を算出す
ると、２．６×１０11〔ｃｍ-2〕が得られる。
シタンス、Ｖ：ボルテージ）を行い、両ｎ−ＧａＡｓ層
４２／４３間の界面付近のキャリア濃度分布を調べた。
得られたキャリアプロファイルを図５のグラフに示す。
同図から、上記界面近傍ではキャアリア濃度の増加が認
められ、これはエッチング除去されたｎ−ＧａＡｓ層４
２の領域中に含まれていたＳｉの界面（＝エッチング後
の新表面）への蓄積に対応していると考えられる。同図
のキャリア濃度ピーク（斜線部）の面積から、界面に蓄
積したＳｉの面濃度（直接にはキャリア濃度）を算出す
ると、２．６×１０11〔ｃｍ-2〕が得られる。
【００２０】一方、ｎ−ＧａＡｓ層４２にドープされて
いるＳｉ濃度からは、上記面濃度は下記のように算出さ
れる。 〔面濃度〕＝〔ｎ−ＧａＡｓ中Ｓｉ濃度〕×〔エッチン
グ除去深さ〕＝５．２×１０16〔ｃｍ-3〕×７５０×１
０-10 〔ｃｍ〕＝３．９×１０11〔ｃｍ-2〕 前記実測値はこの値よりも若干小さいが、これは（１）
界面に存在する欠陥や転位により補償された、あるいは
（２）エッチング中にＨＣｌと化学反応して蒸発した、
のいずれか又は両方によるものと考えられる。このよう
に、本発明にしたがってＨＣｌ／Ｈ2 混合ガスによりエ
ッチングした表面に結晶成長させることにより、成長界
面近傍のキャリア濃度を増加させることができた。
いるＳｉ濃度からは、上記面濃度は下記のように算出さ
れる。 〔面濃度〕＝〔ｎ−ＧａＡｓ中Ｓｉ濃度〕×〔エッチン
グ除去深さ〕＝５．２×１０16〔ｃｍ-3〕×７５０×１
０-10 〔ｃｍ〕＝３．９×１０11〔ｃｍ-2〕 前記実測値はこの値よりも若干小さいが、これは（１）
界面に存在する欠陥や転位により補償された、あるいは
（２）エッチング中にＨＣｌと化学反応して蒸発した、
のいずれか又は両方によるものと考えられる。このよう
に、本発明にしたがってＨＣｌ／Ｈ2 混合ガスによりエ
ッチングした表面に結晶成長させることにより、成長界
面近傍のキャリア濃度を増加させることができた。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
基板半導体（例えばｎ−ＧａＡｓ）とその上に結晶成長
させた同導電型の半導体層（例えばｎ+ −ＧａＡｓ）と
の界面に、両側の半導体層（ＧａＡｓ）と同じ導電型の
不純物を蓄積させたことにより、結晶の転位や欠陥によ
る電子トラップ、真空中の残留ガスによる反対導電型不
純物（上記例ではｐ型不純物）に起因する同導電型（上
記例ではｎ型）キャリアの空乏層の発生を効果的に抑制
することができ、それによりドレイン電極／チャンネル
領域間およびソース電極／チャンネル領域間の寄生抵抗
を低減することができる。これにより、半導体装置にお
いて相互コンダクタンス、遮蔽周波数、雑音指数等の性
能を著しく向上させることができる。
基板半導体（例えばｎ−ＧａＡｓ）とその上に結晶成長
させた同導電型の半導体層（例えばｎ+ −ＧａＡｓ）と
の界面に、両側の半導体層（ＧａＡｓ）と同じ導電型の
不純物を蓄積させたことにより、結晶の転位や欠陥によ
る電子トラップ、真空中の残留ガスによる反対導電型不
純物（上記例ではｐ型不純物）に起因する同導電型（上
記例ではｎ型）キャリアの空乏層の発生を効果的に抑制
することができ、それによりドレイン電極／チャンネル
領域間およびソース電極／チャンネル領域間の寄生抵抗
を低減することができる。これにより、半導体装置にお
いて相互コンダクタンス、遮蔽周波数、雑音指数等の性
能を著しく向上させることができる。
【図１】従来のオーミック電極形成方法を示す断面図で
ある。
ある。
【図２】本発明の原理を示す断面図である。
【図３】本発明にしたがったオーミック電極形成方法の
一例を示す断面図である。
一例を示す断面図である。
【図４】本発明にしたがったエッチング処理により不純
物の界面蓄積を行う一例を示す断面図である。
物の界面蓄積を行う一例を示す断面図である。
【図５】本発明にしたがって界面蓄積した不純物の濃度
分布の一例を示すグラフである。
分布の一例を示すグラフである。
１１…半絶縁性ＧａＡｓ基板 １２…ＦＥＴのチャンネル層となるｎ−ＧａＡｓ層 １３…ゲート電極 １４…マスク（ＳｉＯ2 等） １５…ｎ+ −ＧａＡｓ選択成長層 ２２…ｎ−ＧａＡｓ半導体基板 ３１…半絶縁性ＧａＡｓ基板 ３２…イオン打ち込みまたは結晶成長により形成したｎ
−ＧａＡｓ層 ３３…ＷＳｉのゲート電極 ３４…ＳｉＯＮのマスク ３５…ｎ+ −ＧａＡｓ層 ４１…ＧａＡｓ基板 ４２、４３…Ｓｉドープｎ−ＧａＡｓエピタキシャル成
長層 Ａ…オーミック電極形成部 ｖ…エッチング除去される体積 ｓ…エッチングで露出された新表面
−ＧａＡｓ層 ３３…ＷＳｉのゲート電極 ３４…ＳｉＯＮのマスク ３５…ｎ+ −ＧａＡｓ層 ４１…ＧａＡｓ基板 ４２、４３…Ｓｉドープｎ−ＧａＡｓエピタキシャル成
長層 Ａ…オーミック電極形成部 ｖ…エッチング除去される体積 ｓ…エッチングで露出された新表面
Claims (2)
- 【請求項１】 所定の導電型を有する第１の半導体層の
表面をガスエッチングした後、このエッチングにより露
出された上記第１の半導体層の新たな表面上に、上記第
１の半導体層と同じ導電型の第２の半導体層を形成する
際に、上記第１の半導体層の導電型と同じ導電型を与え
る不純物を残留させて上記第１の半導体層の新たな表面
上に蓄積するように上記ガスエッチングを行うことを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記ガスエッチングがＨＣｌとＨ2 との
混合ガスによるエッチングであり、６００℃で行われる
ことを特徴とする請求項１記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04189386A JP3090787B2 (ja) | 1992-07-16 | 1992-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04189386A JP3090787B2 (ja) | 1992-07-16 | 1992-07-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637116A true JPH0637116A (ja) | 1994-02-10 |
| JP3090787B2 JP3090787B2 (ja) | 2000-09-25 |
Family
ID=16240448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04189386A Expired - Fee Related JP3090787B2 (ja) | 1992-07-16 | 1992-07-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3090787B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4820907A (en) * | 1986-12-11 | 1989-04-11 | Dainippon Screen Mfg. Co., Ltd. | Controlled furnace heat treatment |
-
1992
- 1992-07-16 JP JP04189386A patent/JP3090787B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4820907A (en) * | 1986-12-11 | 1989-04-11 | Dainippon Screen Mfg. Co., Ltd. | Controlled furnace heat treatment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3090787B2 (ja) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477311A (en) | Process and apparatus for fabricating a semiconductor device | |
| US6534801B2 (en) | GaN-based high electron mobility transistor | |
| EP0064829B1 (en) | High electron mobility semiconductor device and process for producing the same | |
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3156620B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| EP0208851B1 (en) | Fabricating a semiconductor device by means of molecular beam epitaxy | |
| JP2001185717A (ja) | 半導体装置及びその製造方法 | |
| JPH10189944A (ja) | 高電子移動度トランジスタ | |
| JP3090787B2 (ja) | 半導体装置の製造方法 | |
| JP3211227B2 (ja) | ＧａＡｓ層の表面安定化方法、ＧａＡｓ半導体装置の製造方法および半導体層の形成方法 | |
| JP3380139B2 (ja) | 高電子移動度トランジスタおよびその製造方法 | |
| JP2917690B2 (ja) | 化合物半導体装置の製造方法 | |
| EP0833379A2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3541324B2 (ja) | 半導体装置の製造方法 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH11274475A (ja) | ヘテロ接合電界効果トランジスタの製造方法及び半導体装置の製造方法 | |
| JPH1174515A (ja) | 化合物半導体装置の製造方法及び化合物半導体装置 | |
| CN116391259A (zh) | 半导体结构的制作方法 | |
| JPH0521467A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0216008B2 (ja) | ||
| JPH11224881A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH0472635A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH04346223A (ja) | オーム性電極の製造方法 | |
| JPH11274473A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
| LAPS | Cancellation because of no payment of annual fees |