JPH0680632B2 - 分子線エピタキシヤル成長方法 - Google Patents
分子線エピタキシヤル成長方法Info
- Publication number
- JPH0680632B2 JPH0680632B2 JP15170585A JP15170585A JPH0680632B2 JP H0680632 B2 JPH0680632 B2 JP H0680632B2 JP 15170585 A JP15170585 A JP 15170585A JP 15170585 A JP15170585 A JP 15170585A JP H0680632 B2 JPH0680632 B2 JP H0680632B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- substrate
- molecular beam
- doped
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はInドープGaAs基板上にGaAsを分子線エピタキシ
ャル成長させる分子線エピタキシャル成長方法に関する
ものである。
ャル成長させる分子線エピタキシャル成長方法に関する
ものである。
＜従来の技術＞ 分子線エピタキシャル（以下MBEと称す）成長でGaAs基
板上へGaAsを成長させる場合は従来次のように行なわれ
ている。即ちGaAs基板を化学処理後成長チャンバー内に
搬送する。次に高真空下でAs分子線のみを基板に照射し
た状態で基板を600〜650℃に加熱することで基板表面の
自然酸化膜や炭素などの付着物を除去し基板表面の清浄
化を行なう（基板表面熱清浄化過程）。その後Ga及びAs
分子線を500〜700℃に保たれた基板に照射することによ
りGaAsの成長を行なう。
板上へGaAsを成長させる場合は従来次のように行なわれ
ている。即ちGaAs基板を化学処理後成長チャンバー内に
搬送する。次に高真空下でAs分子線のみを基板に照射し
た状態で基板を600〜650℃に加熱することで基板表面の
自然酸化膜や炭素などの付着物を除去し基板表面の清浄
化を行なう（基板表面熱清浄化過程）。その後Ga及びAs
分子線を500〜700℃に保たれた基板に照射することによ
りGaAsの成長を行なう。
ところで従来法で成長に用いられる基板は主にアンドー
プGaAs基板あるいは蒸気圧の低いCrを添加したCrドープ
GaAs基板であった。しかしInドープGaAs基板が最近低転
位密度あるいは無転位結晶が得られるということで注目
されており、これをエピタキシャル成長基板として用い
るならば低転位密度の良質なエピタキシャル膜が成長で
きると考えられる。
プGaAs基板あるいは蒸気圧の低いCrを添加したCrドープ
GaAs基板であった。しかしInドープGaAs基板が最近低転
位密度あるいは無転位結晶が得られるということで注目
されており、これをエピタキシャル成長基板として用い
るならば低転位密度の良質なエピタキシャル膜が成長で
きると考えられる。
＜発明が解決しようとする問題点＞ しかし、従来法によって、InドープGaAs基板上へGaAsを
成長させた場合、次のような問題が生ずる。
成長させた場合、次のような問題が生ずる。
基板温度が500℃以上では基板からAsのみならずInも
選択的に蒸発するため、基板表面熱清浄化過程において
As分子線のみを基板上に照射する従来法では、Inが基板
から蒸発するため成長界面の表面モルフォロジを悪く
し、その上に成長されるGaAs膜の膜質を悪くする。
選択的に蒸発するため、基板表面熱清浄化過程において
As分子線のみを基板上に照射する従来法では、Inが基板
から蒸発するため成長界面の表面モルフォロジを悪く
し、その上に成長されるGaAs膜の膜質を悪くする。
InドープGaAsは実際には混晶InxGa1-xAs（0.002＜ｘ
＜0.006）であるためアンドープやSi,Snドープ（ｎ型）
あるいはBe,Mgドープ（ｐ型）GaAsに比べ格子定数が約
0.02％大きい。従ってInドープGaAs基板にアンドープGa
As等を成長した場合、格子不整合のためその界面に内部
応力が生じ、それにより成長層に転位が発生したりする
ので良質なエピタキシャル膜が得られない。
＜0.006）であるためアンドープやSi,Snドープ（ｎ型）
あるいはBe,Mgドープ（ｐ型）GaAsに比べ格子定数が約
0.02％大きい。従ってInドープGaAs基板にアンドープGa
As等を成長した場合、格子不整合のためその界面に内部
応力が生じ、それにより成長層に転位が発生したりする
ので良質なエピタキシャル膜が得られない。
本発明は、上記の点にかんがみて創案されたものであ
り、Inドープ基板上への高品質のGaAsエピタキシャル膜
の形成を可能にする分子線エピタキシャル成長方法を提
供することを目的としている。
り、Inドープ基板上への高品質のGaAsエピタキシャル膜
の形成を可能にする分子線エピタキシャル成長方法を提
供することを目的としている。
＜問題点を解決するための手段＞ 上記目的を達成するため本発明のInドープGaAs基板への
GaAs成長を行なう分子線エピタキシャル成長方法は次の
ように構成している。
GaAs成長を行なう分子線エピタキシャル成長方法は次の
ように構成している。
基板表面熱清浄化過程ではAs分子線のみならず、例え
ば10-10〜10-7torr程度のIn分子線も基板に照射し、In
の基板からの蒸発分をおぎなう。
ば10-10〜10-7torr程度のIn分子線も基板に照射し、In
の基板からの蒸発分をおぎなう。
成長はGaAs成長に先だち、まずバッファー層として超
格子AlxGa1-xAs/GaAsを例えば各100〜500Åで５〜10周
期程度成長させ、その後GaAsを成長させる。
格子AlxGa1-xAs/GaAsを例えば各100〜500Åで５〜10周
期程度成長させ、その後GaAsを成長させる。
＜作用＞ 上記の構成により、高品質エピタキシャルに要求され
る清浄表面及び良好な表面モルフォロジが得られる。更
に上記の構成により、InドープGaAs基板とその上に成
長されるGaAsの格子不整合により生ずる歪を超格子バッ
ファー層AlxGa1-x/GaAsをはさむことで解消することが
でき、かつ基板からのInの拡散を防止することができ
る。尚ここでのｘの値はAlxGa1-xAsの格子定数がInドー
プ基板のそれに等しくなるような値にする必要がある。
る清浄表面及び良好な表面モルフォロジが得られる。更
に上記の構成により、InドープGaAs基板とその上に成
長されるGaAsの格子不整合により生ずる歪を超格子バッ
ファー層AlxGa1-x/GaAsをはさむことで解消することが
でき、かつ基板からのInの拡散を防止することができ
る。尚ここでのｘの値はAlxGa1-xAsの格子定数がInドー
プ基板のそれに等しくなるような値にする必要がある。
＜実施例＞ 以下本発明を実施例に基づき、図を参照して詳細に説明
する。
する。
第１図は、本発明にしたがって作製された半導体薄膜の
構造を示す断面図である。
構造を示す断面図である。
同図において、１はInドープ半絶縁性GaAs基板、２はAl
xGa1-xAs/GaAsよりなる超格子バッファ層、３はSiドー
プGaAs層であり、上記超格子バッファ層２は100Å厚のA
lxGa1-xAs（ｘ＝0.09）層４及び100Å厚のGaAs層５の10
周期構造で構成されており、AlxGa1-xAs層４の格子定数
がInドープGaAs基板１の格子定数と同じになるようｘの
値を0.09となしている。
xGa1-xAs/GaAsよりなる超格子バッファ層、３はSiドー
プGaAs層であり、上記超格子バッファ層２は100Å厚のA
lxGa1-xAs（ｘ＝0.09）層４及び100Å厚のGaAs層５の10
周期構造で構成されており、AlxGa1-xAs層４の格子定数
がInドープGaAs基板１の格子定数と同じになるようｘの
値を0.09となしている。
次に、第１図に示した構造の半導体薄膜の本発明の一実
施例としての作製方法を説明する。
施例としての作製方法を説明する。
用いた基板１は市販の転位密度3000cm-2以下、比抵抗10
7Ωcm程度のInドープ半絶縁性（100）基板（厚さ400μ
ｍ）の２″ウエハで、In濃度は約１×1020cm-3（In
0.004Ga0.996As相当）である。成長はInフリー・サセプ
タを用いて直接基板加熱法で行なった。表面清浄化は基
板温度620℃でAs分子線強度２×10-5torr,In分子線強度
１×10-9torrを基板１に照射して行なった。約30分後、
成長チャンバー備えつけのRHEED（反射高速電子回折）
装置により表面清浄化を確認した後、第１図に示した各
層の成長を行なった。
7Ωcm程度のInドープ半絶縁性（100）基板（厚さ400μ
ｍ）の２″ウエハで、In濃度は約１×1020cm-3（In
0.004Ga0.996As相当）である。成長はInフリー・サセプ
タを用いて直接基板加熱法で行なった。表面清浄化は基
板温度620℃でAs分子線強度２×10-5torr,In分子線強度
１×10-9torrを基板１に照射して行なった。約30分後、
成長チャンバー備えつけのRHEED（反射高速電子回折）
装置により表面清浄化を確認した後、第１図に示した各
層の成長を行なった。
成長条件は基板温度580℃，成長レート0.7μm/hで行な
った。まず第１図に示す超格子バッファー層AlxGa1-xAs
/GaAs層２を各AlxGa1-xAs層４及びGaAs層５の厚さ100Å
で10周期成長させた。Ga,As,Alの各分子線強度はそれぞ
れ3.2×10-7torr,1×10-5torr,5×10-9torrでAlxGa1-xA
sの混晶比ｘが0.09になるように設定した。そしてこのA
l0.09Ga0.91Asの格子定数はInドープGaAs基板１の格子
定数と等しい。この後Siドープｎ型GaAsエピタキシャル
膜３（キャリア濃度１×1015cm-3）を１μｍ成長させ
た。
った。まず第１図に示す超格子バッファー層AlxGa1-xAs
/GaAs層２を各AlxGa1-xAs層４及びGaAs層５の厚さ100Å
で10周期成長させた。Ga,As,Alの各分子線強度はそれぞ
れ3.2×10-7torr,1×10-5torr,5×10-9torrでAlxGa1-xA
sの混晶比ｘが0.09になるように設定した。そしてこのA
l0.09Ga0.91Asの格子定数はInドープGaAs基板１の格子
定数と等しい。この後Siドープｎ型GaAsエピタキシャル
膜３（キャリア濃度１×1015cm-3）を１μｍ成長させ
た。
上記のようにして作製されたGaAsエピタキシャル膜３は
低転位密度の基板を反映して転位密度800-2程度のもの
が得られた。またキャリア濃度１×1015cm-3で易動度も
8500cm2/V・secと良好な値を得た。
低転位密度の基板を反映して転位密度800-2程度のもの
が得られた。またキャリア濃度１×1015cm-3で易動度も
8500cm2/V・secと良好な値を得た。
＜発明の効果＞ 以上のように、本発明により、InドープGaAs基板の有す
る低転位密度という特性を受け継いだ低転位密度の高品
質GaAsエピタキシャル膜の成長が可能となり、この結
果、これを用いることで高信頼性のGaAsFETやIC等の製
造が可能となる。
る低転位密度という特性を受け継いだ低転位密度の高品
質GaAsエピタキシャル膜の成長が可能となり、この結
果、これを用いることで高信頼性のGaAsFETやIC等の製
造が可能となる。
第１図は本発明にしたがって作製された半導体薄膜の構
造を示す断面図である。 1.…Inドープ半絶縁性GaAs基板、 2.…超格子バッファー層（AlxGa1-xAs/GaAs）、 3.…SiドープGaAsエピタキシャル膜、 4.…AlxGa1-xAs層、 5.…GaAs層。
造を示す断面図である。 1.…Inドープ半絶縁性GaAs基板、 2.…超格子バッファー層（AlxGa1-xAs/GaAs）、 3.…SiドープGaAsエピタキシャル膜、 4.…AlxGa1-xAs層、 5.…GaAs層。
Claims (2)
- 【請求項１】InドープGaAs基板上へのGaAsの分子線エピ
タキシャル成長において、 成長前の基板表面熱清浄化過程でAs分子線およびIn分子
線を上記基板に照射し、 次にGaAsの成長に先だちバッファー層として超格子AlxG
a1-xAs/GaAsを成長させ、 次にGaAsを成長させて、 InドープGaAs基板上へのGaAs成長を行なうことを特徴と
する分子線エピタキシャル成長方法。 - 【請求項２】前記超格子バッファー層AlxGa1-xAs/GaAs
のｘの値はAlxGa1-xAsの格子定数がInドープGaAs基板の
格子定数に等しくなるような値となしたことを特徴とす
る特許請求の範囲第１項記載の分子線エピタキシャル成
長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15170585A JPH0680632B2 (ja) | 1985-07-09 | 1985-07-09 | 分子線エピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15170585A JPH0680632B2 (ja) | 1985-07-09 | 1985-07-09 | 分子線エピタキシヤル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6212119A JPS6212119A (ja) | 1987-01-21 |
| JPH0680632B2 true JPH0680632B2 (ja) | 1994-10-12 |
Family
ID=15524463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15170585A Expired - Fee Related JPH0680632B2 (ja) | 1985-07-09 | 1985-07-09 | 分子線エピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680632B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208600A (ja) | 2001-01-10 | 2002-07-26 | Fujitsu Quantum Devices Ltd | 半導体装置 |
-
1985
- 1985-07-09 JP JP15170585A patent/JPH0680632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6212119A (ja) | 1987-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791138B2 (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
| US20020166502A1 (en) | Low defect density (Ga, Al, In) N and HVPE process for making same | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP3353527B2 (ja) | 窒化ガリウム系半導体の製造方法 | |
| JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
| JPH0680632B2 (ja) | 分子線エピタキシヤル成長方法 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0360173B2 (ja) | ||
| JP3152152B2 (ja) | 化合物半導体エピタキシャルウエハ | |
| Itoh et al. | The effect of V/III ratio on the initial layer of GaAs on Si | |
| JP3962101B2 (ja) | 窒化物半導体のヘテロエピタキシャル成長方法 | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JPH0822800B2 (ja) | ▲ｉｉｉ▼―ｖ族化合物半導体薄膜の形成方法 | |
| JPH06140332A (ja) | ＡｌＧａＡｓ膜形成方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| KR960004904B1 (ko) | 다공성 실리콘기판위에 갈륨비소를 성장하는 방법 | |
| JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
| JPH03145720A (ja) | 化合物半導体の成長方法及びこれに使用するシリコン基板 | |
| JP3771679B2 (ja) | 化合物半導体膜の気相堆積方法 | |
| JP2920923B2 (ja) | 半導体装置の製造方法 | |
| JPH0488627A (ja) | エピタキシャル層の成長法 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH01272108A (ja) | 化合物半導体の成長方法 | |
| JPS62137821A (ja) | 半導体気相成長方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |