JPS6230318A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6230318A JPS6230318A JP16883485A JP16883485A JPS6230318A JP S6230318 A JPS6230318 A JP S6230318A JP 16883485 A JP16883485 A JP 16883485A JP 16883485 A JP16883485 A JP 16883485A JP S6230318 A JPS6230318 A JP S6230318A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- semiconductor substrate
- vibration plate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体基板上に薄膜を成長するときに、半導体基板に超
音波の如き振動を加えることにより、段部の密着性と成
長した膜質を改善し、膜内の粒子配列を均一化する。
音波の如き振動を加えることにより、段部の密着性と成
長した膜質を改善し、膜内の粒子配列を均一化する。
本発明は半導体装置の製造方法に関するもので、更に詳
しく言えば半導体基板上に、段部における。
しく言えば半導体基板上に、段部における。
密着性（ステップカバレッジ）、膜質、膜内の粒子配列
が改善された膜を成長する方法に関する。
が改善された膜を成長する方法に関する。
〔従来の技術〕 半導体基板例えばシリコンウェハ上に
薄膜を成長することは半導体装置の製造工程において頻
繁に行われる。例えばウェハに形成した溝に多結晶シリ
コン（ポリシリコン）を埋めるためウェハ上にポリシリ
コンを成長し、化学気相成長（ＣＶＤ ’） 法で燐
・シリケート・ガラス（ＰＳＧ）を成長し、またはアル
ミニウム（ｉ）を蒸着するなどしてウェハ上に所望の膜
を堆積する。
薄膜を成長することは半導体装置の製造工程において頻
繁に行われる。例えばウェハに形成した溝に多結晶シリ
コン（ポリシリコン）を埋めるためウェハ上にポリシリ
コンを成長し、化学気相成長（ＣＶＤ ’） 法で燐
・シリケート・ガラス（ＰＳＧ）を成長し、またはアル
ミニウム（ｉ）を蒸着するなどしてウェハ上に所望の膜
を堆積する。
例えば半導体基板に■溝またはけ溝を形成し、この溝を
ポリシリコンで埋めて素子分離領域を作る場合、第５図
に示す如く、半導体基板４１にＶｉ４２、Ｕ溝４３をエ
ツチングによって作り、ポリシリコンを堆積する。なお
同図で４４は酸化膜を示す。
ポリシリコンで埋めて素子分離領域を作る場合、第５図
に示す如く、半導体基板４１にＶｉ４２、Ｕ溝４３をエ
ツチングによって作り、ポリシリコンを堆積する。なお
同図で４４は酸化膜を示す。
ポリシリコンは、酸化膜４４の上に図に実線で示すよう
に被着するが、膜は溝の両側上から成長するので成長し
た薄膜の境界、すなわち溝のほぼ中央部分に一般に巣と
呼称される空洞部分４５や亀裂が発生することがある。
に被着するが、膜は溝の両側上から成長するので成長し
た薄膜の境界、すなわち溝のほぼ中央部分に一般に巣と
呼称される空洞部分４５や亀裂が発生することがある。
また、第６図に示されるように、基板４１上に第１層Ａ
！配線４６を作りその上にＰＳＧの層間絶縁膜４７を形
成し、ＰＳＧ膜４７に窓開けをなして第２層配線４８を
作ると、ＰＳＧ膜４７の段部のところで亀裂４９が発生
し、この段部におけるステップカバレッジが悪く断線の
原因となることがある。
！配線４６を作りその上にＰＳＧの層間絶縁膜４７を形
成し、ＰＳＧ膜４７に窓開けをなして第２層配線４８を
作ると、ＰＳＧ膜４７の段部のところで亀裂４９が発生
し、この段部におけるステップカバレッジが悪く断線の
原因となることがある。
本発明はこのような点に鑑みて創作されたもので、薄膜
の成長において、ステップカバレッジが改善され、膜質
および粒子配列が均一な薄膜を半導体基板上に成長する
方法を提供することを目的とする。
の成長において、ステップカバレッジが改善され、膜質
および粒子配列が均一な薄膜を半導体基板上に成長する
方法を提供することを目的とする。
第１図ないし第３図は本発明実施例を示す図である。
これらの図において、半導体基板（１１）上に薄膜を成
長するときには、当該基板（１１）に振動を加えるもの
である。
長するときには、当該基板（１１）に振動を加えるもの
である。
半導体基板に振動を与えつつ薄膜を成長するときは、膜
を構成する粒子配列が均一化され、それによってステッ
プカバレンジが改善され、良質な膜が得られるものと解
される。
を構成する粒子配列が均一化され、それによってステッ
プカバレンジが改善され、良質な膜が得られるものと解
される。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
例えばＣＶＤ法で半導体基板上にポリシリコンを被着す
る場合を第１図を参照して説明しよう。同図（ａ）はＣ
ＶＤ装置の断面図で、１１はシリコンウェハ、１２はウ
ェハホルダ、１３はヒータ１４によって加熱される炉で
、例えばモノシランガスは矢印方向に炉１３内に供給さ
れる。本発明においては、ウェハ１１の図に見て上方部
分を例えば石英製の振動板１５で抑え、振動板１５を発
振器１６に連結して振動板を上下方向に振動させる。発
振器１６は超音波（または３０ＫＨｚ程度の周波数）を
発振するものであればよい。
る場合を第１図を参照して説明しよう。同図（ａ）はＣ
ＶＤ装置の断面図で、１１はシリコンウェハ、１２はウ
ェハホルダ、１３はヒータ１４によって加熱される炉で
、例えばモノシランガスは矢印方向に炉１３内に供給さ
れる。本発明においては、ウェハ１１の図に見て上方部
分を例えば石英製の振動板１５で抑え、振動板１５を発
振器１６に連結して振動板を上下方向に振動させる。発
振器１６は超音波（または３０ＫＨｚ程度の周波数）を
発振するものであればよい。
第１図（ｂ）は炉１３を同図（ａ）の右から見た側面図
であり、同図（Ｃ１は振動板１５の一部を詳細に示す断
面図である。ウェハ１１の上方部分は振動板１５の溝１
７内に入り、振動子１５が振動しウェハ１１が振動して
も、ウェハが破損することがないようにしである。
であり、同図（Ｃ１は振動板１５の一部を詳細に示す断
面図である。ウェハ１１の上方部分は振動板１５の溝１
７内に入り、振動子１５が振動しウェハ１１が振動して
も、ウェハが破損することがないようにしである。
第２図はスパッタ装置の断面図で、同図において、２１
は電源、２２はターゲット、２３はウェハホルダ、２４
はウェハ抑えであって、ウェハホルダ２３は発振器１６
に連結されることによって振動し、その振動をウェハ２
４に与える。
は電源、２２はターゲット、２３はウェハホルダ、２４
はウェハ抑えであって、ウェハホルダ２３は発振器１６
に連結されることによって振動し、その振動をウェハ２
４に与える。
ウェハホルダ２３は第３図（ａ）に詳細に示され、ウェ
ハ抑え２４とウェハ１１の間には空隙２５があけてあっ
てウェハ１１が破損されることのないようにする。
ハ抑え２４とウェハ１１の間には空隙２５があけてあっ
てウェハ１１が破損されることのないようにする。
同図（ａｌの如くウェハホルダを発振器に連結する代り
に、同図（１））に示される如く振動子２６をウェハホ
ルダ２３のウェハ１１に面する表面上に貼り付け、また
は同図（Ｃ）に示される如（ウェハホルダ２３内に振動
子２６を埋め込んでもよい。
に、同図（１））に示される如く振動子２６をウェハホ
ルダ２３のウェハ１１に面する表面上に貼り付け、また
は同図（Ｃ）に示される如（ウェハホルダ２３内に振動
子２６を埋め込んでもよい。
上記２つの実施例において、薄膜のステップカバレッジ
は第４図に示される如〈従来に比べ著しく改善され、ま
た薄膜の膜質は均一であり、これは膜内の粒子配列が均
一化されることによるものであることが確認された。な
お、以上では膜の成長のみについて説明したが、薄膜の
粒子配列が均一化されたために、エツチング性が向上し
、配線寿命が長くなり、半導体基板および異種薄膜との
反応性が向上することもｆｉ１認された。
は第４図に示される如〈従来に比べ著しく改善され、ま
た薄膜の膜質は均一であり、これは膜内の粒子配列が均
一化されることによるものであることが確認された。な
お、以上では膜の成長のみについて説明したが、薄膜の
粒子配列が均一化されたために、エツチング性が向上し
、配線寿命が長くなり、半導体基板および異種薄膜との
反応性が向上することもｆｉ１認された。
以上述べてきたように、本発明によれば、ステップカバ
レッジの良い良質な薄膜成長が可能になり、ＩＣ，ｔｓ
Ｉの製造に用いる薄膜の均一性と信頼性が向上し、微に
■パターンの形成などに有効である。
レッジの良い良質な薄膜成長が可能になり、ＩＣ，ｔｓ
Ｉの製造に用いる薄膜の均一性と信頼性が向上し、微に
■パターンの形成などに有効である。
第１図は本発明実施例を示し、同図（ａ）はＣＶＤ装置
の断面図、同図（ｂ）はウェハホルダの側面図、同図（
Ｃ１は抑止板の一部を詳細に示す断面図、第２図は本発
明にかかるスパッタ装置の断面図、第３図は第２図の装
置におけるウェハホルダの断面図、 第４図は本発明実施例断面図で、第６図の例の本発明に
よる改良を示す断面図、 第５図は従来例断面図で、半導体基板のＶ溝とＵ／Ｘ４
をポリシリコンで埋めた断面図、第６図は従来例の２層
ｉ配線を示す断面図である。 第１図ないし第４図において、 １１はウェハ、 １２はウェハホルダ、 １３は炉、 １４はヒータ、 １５は抑え板、 １６は発振器、 １７は溝、 ２１は電源、 ２２はターゲット、 ２３はウェハホルダ、 ２４はウェハ抑え、 ２５は空隙、 ２６は振動子、 ４１は半導体基板、 ４６は第１層配線、 ４７は眉間絶縁）模、 ４８は第２層配線である。 本ノ六５明＊１秒２４！り 第１図 ４９梵１月笑予ム例ｄ汀Ｊ七区 第２図 ウニ八本）レグ酊面図 第３図 拳をｐ線化〃ｊ跨ω区 第４図 後東側＃ｒ！７図 第５図 ９芝釆ｆ１ ＃ Ｉｆ７１１
の断面図、同図（ｂ）はウェハホルダの側面図、同図（
Ｃ１は抑止板の一部を詳細に示す断面図、第２図は本発
明にかかるスパッタ装置の断面図、第３図は第２図の装
置におけるウェハホルダの断面図、 第４図は本発明実施例断面図で、第６図の例の本発明に
よる改良を示す断面図、 第５図は従来例断面図で、半導体基板のＶ溝とＵ／Ｘ４
をポリシリコンで埋めた断面図、第６図は従来例の２層
ｉ配線を示す断面図である。 第１図ないし第４図において、 １１はウェハ、 １２はウェハホルダ、 １３は炉、 １４はヒータ、 １５は抑え板、 １６は発振器、 １７は溝、 ２１は電源、 ２２はターゲット、 ２３はウェハホルダ、 ２４はウェハ抑え、 ２５は空隙、 ２６は振動子、 ４１は半導体基板、 ４６は第１層配線、 ４７は眉間絶縁）模、 ４８は第２層配線である。 本ノ六５明＊１秒２４！り 第１図 ４９梵１月笑予ム例ｄ汀Ｊ七区 第２図 ウニ八本）レグ酊面図 第３図 拳をｐ線化〃ｊ跨ω区 第４図 後東側＃ｒ！７図 第５図 ９芝釆ｆ１ ＃ Ｉｆ７１１
Claims (1)
- 半導体基板（１１）上に薄膜を成長する最中に、該半導
体基板（１１）に振動を与えることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16883485A JPS6230318A (ja) | 1985-07-31 | 1985-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16883485A JPS6230318A (ja) | 1985-07-31 | 1985-07-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6230318A true JPS6230318A (ja) | 1987-02-09 |
Family
ID=15875384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16883485A Pending JPS6230318A (ja) | 1985-07-31 | 1985-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6230318A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298169A (ja) * | 1988-05-27 | 1989-12-01 | Tokyo Electron Ltd | 膜形成方法 |
| US5538903A (en) * | 1993-11-18 | 1996-07-23 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing solar cell |
| US5998303A (en) * | 1996-03-19 | 1999-12-07 | Sony Corporation | Semiconductor device making method |
-
1985
- 1985-07-31 JP JP16883485A patent/JPS6230318A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298169A (ja) * | 1988-05-27 | 1989-12-01 | Tokyo Electron Ltd | 膜形成方法 |
| US5538903A (en) * | 1993-11-18 | 1996-07-23 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing solar cell |
| US5998303A (en) * | 1996-03-19 | 1999-12-07 | Sony Corporation | Semiconductor device making method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2022510822A (ja) | 無線周波数用途のための半導体・オン・インシュレータ基板 | |
| JPS6230318A (ja) | 半導体装置の製造方法 | |
| JPH0529251A (ja) | 半導体集積回路用配線金属膜の製造方法 | |
| US3698947A (en) | Process for forming monocrystalline and poly | |
| JPH07504535A (ja) | 圧電性基体を半導体材料で被覆する方法およびこの被覆方法を含む小滴エゼクタ装置の製造方法 | |
| JPH06200376A (ja) | 金薄膜気相成長方法 | |
| JPH08115911A (ja) | 半導体装置の製造方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JPS617622A (ja) | 半導体装置の製造方法 | |
| JPS61234547A (ja) | 半導体基板の製造方法 | |
| TWI764184B (zh) | 具懸浮式加熱器之微型氣體感測器 | |
| JPH0544037A (ja) | 気相成長装置及びそれを用いた半導体装置の製造方法 | |
| JPS5941773B2 (ja) | 気相成長方法及び装置 | |
| JP2554336B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS6372110A (ja) | 半導体薄膜の製造方法 | |
| JPH07172989A (ja) | ダイヤモンド基体の製造方法 | |
| JPH05226464A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JP2624791B2 (ja) | 誘電体分離基板およびその製造方法 | |
| JPH0429217B2 (ja) | ||
| JPH02265242A (ja) | 半導体装置の製造方法 | |
| JPS63248137A (ja) | 半導体装置の製造方法 | |
| JPH029446B2 (ja) | ||
| JPH08111412A (ja) | 半導体装置の製造方法 | |
| JPH06151572A (ja) | 誘電体分離基板及びその製造方法 | |
| JP2932544B2 (ja) | 誘電体分離基板の製造方法 |