JP2022510822A - 無線周波数用途のための半導体・オン・インシュレータ基板 - Google Patents
無線周波数用途のための半導体・オン・インシュレータ基板 Download PDFInfo
- Publication number
- JP2022510822A JP2022510822A JP2021528376A JP2021528376A JP2022510822A JP 2022510822 A JP2022510822 A JP 2022510822A JP 2021528376 A JP2021528376 A JP 2021528376A JP 2021528376 A JP2021528376 A JP 2021528376A JP 2022510822 A JP2022510822 A JP 2022510822A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- carrier substrate
- semiconductor
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 206
- 239000004065 semiconductor Substances 0.000 title claims description 27
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 134
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 133
- 239000013078 crystal Substances 0.000 claims abstract description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 239000012212 insulator Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- 239000002243 precursor Substances 0.000 claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000007788 roughening Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000013626 chemical specie Substances 0.000 claims description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 8
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910010093 LiAlO Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 abstract description 9
- 230000005611 electricity Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 243
- 239000007789 gas Substances 0.000 description 15
- 239000002800 charge carrier Substances 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001953 recrystallisation Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 230000035784 germination Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Inorganic Insulating Materials (AREA)
- Insulating Bodies (AREA)
Abstract
本発明は、無線周波数用途のための半導体・オン・インシュレータ基板（１）であって、シリコンキャリア基板（２）と、上記キャリア基板上に配置された電気的絶縁層（３）と、上記電気的絶縁層上に配置された単結晶層（４）とを備える基板において、上記基板（１）が、上記キャリア基板（２）と上記電気的絶縁層（３）との間に配置された炭化ケイ素ＳｉＣの層（５）であり、上記層が１ｎｍと５ｎｍとの間を含む厚さを有し、上記電気的絶縁層（３）の側にある炭化ケイ素ＳｉＣの上記層の表面（６）が粗い、炭化ケイ素ＳｉＣの層（５）をさらに備えることを主に特徴とする、半導体・オン・インシュレータ基板（１）に関する。【選択図】 図１
Description
本発明は、無線周波数用途のための半導体・オン・インシュレータ基板に関する。本発明は、ドナー基板からレシーバ基板へと層を移転することによってこのような基板を製造するためのプロセスにさらに関する。
半導体・オン・インシュレータ基板は、一般にシリコンで作られているキャリア基板、基板上に配置されそして典型的にシリコン酸化物層である電気的絶縁層、及び活性層と呼ばれそして電子部品が作られ、絶縁性層上に配置されそして一般にシリコン層である半導体層を備える多層構造である。
このような基板は、ＳｅＯＩ基板（ＳｅＯＩは半導体・オン・インシュレータ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ－ｏｎ－ｉｎｓｕｌａｔｏｒ）の頭字語である）、又は特に、半導体材料がシリコンであるときにＳＯＩ基板（ＳＯＩはシリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）の頭字語である）と呼ばれる。
キャリア基板と活性層との間に配置された酸化物層は、そのときには「埋め込まれる」と言われ、「ＢＯＸ」（ＢＯＸは埋め込み酸化物（ｂｕｒｉｅｄ ｏｘｉｄｅ）の頭字語である）と呼ばれる。
ＳＯＩ基板が、無線周波数デバイスを製造するために広く使用されている。このケースでは、無線周波数部品が、活性層に作られている。
無線周波数用途のためのＳＯＩ基板で頻発する問題は、ＢＯＸ層にトラップされた電荷が、キャリア基板で、反対の符号の電荷の同じ層の下での蓄積に結び付き、電気的伝導性平面を形成することである。
この伝導性平面では、可動電荷キャリアが、活性層の無線周波数部品によって発生された電磁場と強く影響を及ぼし合う可能性がある。ＢＯＸ層の直下に配置された平面でのキャリア基板の抵抗率の大きな低下は、そのときには、キャリア基板が高い電気抵抗率を有するときでさえ観察される。
このことは、無線周波数部品と基板との間のカップリング損失、及び無線周波数部品自体同士の間の潜在的なクロストークのために信号のエネルギーの一部が無駄に消費されることにつながる。
加えて、基板の電荷キャリアは、無線周波数デバイスを通って伝播している信号と干渉しやすく、そして信号の品質を劣化させやすい不必要な高調波を発生させることがある。
これらの影響を制限するために、ＢＯＸ層とキャリア基板との間でＢＯＸ層の直下にポリシリコン電荷トラッピング層を挿入することが、知られている慣例である。結晶を形成している結晶粒の境界は、そのときには電荷キャリアに対するトラップを形成し、トラップされた電荷キャリアはおそらくトラップ層自体から又は下のキャリア基板から発している。このようにして、電気的絶縁層の下の伝導性平面の出現及びキャリア基板の抵抗率の低下が防止される。
しかしながら、このような電荷トラッピング層の有効性は常に最適ではなく、カップリング損失及び不必要な高調波の発生の影響が、それにもかかわらず生じることがある。
特に、単結晶シリコンで作られたキャリア基板と接するポリシリコン層は、基板の製造中及び無線周波数部品の製造中に基板に適用された熱処理の影響の下で再結晶化する傾向を有する。具体的に、キャリア基板は、再結晶化のシードとして働く。ポリシリコン層の再結晶化は、結晶粒の数を減少させるので、電荷をトラップする前記層の能力もまた低下させる。
本発明の１つの目標は、前述の欠点が克服されることを可能にする半導体・オン・インシュレータ基板を提供することである。
本発明は、基板の可動電荷キャリアと活性層の無線周波数部品によって発生された電磁場との間の相互作用が限定されることを可能にするこのような基板を提供することを目的とする。
本発明は、無線周波数部品と基板との間のカップリング損失の影響、及び不必要な高調波の発生を制限する又はそれどころか防止することをこれゆえ目的とする。
この目的を達成するために、本発明は、無線周波数用途のための半導体・オン・インシュレータ基板であって、
シリコンキャリア基板と、
上記キャリア基板上に配置された電気的絶縁層と、
上記電気的絶縁層上に配置された単結晶層と
を備える基板において、上記基板が、上記キャリア基板と上記電気的絶縁層との間に配置された炭化ケイ素ＳｉＣの層であり、上記層が１ｎｍと５ｎｍとの間を含む厚さを有し、上記電気的絶縁層の側にある炭化ケイ素ＳｉＣの上記層の表面が粗い、炭化ケイ素ＳｉＣの層をさらに備えることを主に特徴とする、半導体・オン・インシュレータ基板を提供する。
シリコンキャリア基板と、
上記キャリア基板上に配置された電気的絶縁層と、
上記電気的絶縁層上に配置された単結晶層と
を備える基板において、上記基板が、上記キャリア基板と上記電気的絶縁層との間に配置された炭化ケイ素ＳｉＣの層であり、上記層が１ｎｍと５ｎｍとの間を含む厚さを有し、上記電気的絶縁層の側にある炭化ケイ素ＳｉＣの上記層の表面が粗い、炭化ケイ素ＳｉＣの層をさらに備えることを主に特徴とする、半導体・オン・インシュレータ基板を提供する。
粗いＳｉＣ層の存在は、キャリア基板と電荷トラッピング層との間の界面のところで通常観察される抵抗率の低下が限定されること、及びより優れた無線周波数性能を有する半導体・オン・インシュレータ基板が得られることを可能にする。
粗いＳｉＣ層に関する１ｎｍと５ｎｍとの間を含む厚さは、ＳｉＣ層が置かれるキャリア基板の粗さのレベルに起因する粗さのレベルが再現されること、したがってこのＳｉＣ層の表面積が最大化されることを可能にする。
他の態様によれば、提案された基板は、様々な下記の特徴を有し、単独で又はこれらの技術的に可能な組み合わせのいずれかで実装され、
上記単結晶層が、半導体層であり、すなわち、上記単結晶層が半導体を含み、
上記単結晶層が、強誘電性層であり、すなわち、上記単結晶層が強誘電体材料を含む。上記強誘電性材料が、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３、ＫＴａＯ３から選択されることが好ましく、
上記炭化ケイ素層の上記表面が、１０ｎｍＲＭＳ以上の、好ましくは１００ｎｍＲＭＳ以上の粗さを有し、
上記基板が、上記炭化ケイ素層と上記電気的絶縁層との間に配置されたポリシリコン電荷トラッピング層をさらに備え、
上記キャリア基板が、単結晶であり、
上記電気的絶縁層が、シリコン酸化物層である。
上記単結晶層が、半導体層であり、すなわち、上記単結晶層が半導体を含み、
上記単結晶層が、強誘電性層であり、すなわち、上記単結晶層が強誘電体材料を含む。上記強誘電性材料が、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３、ＫＴａＯ３から選択されることが好ましく、
上記炭化ケイ素層の上記表面が、１０ｎｍＲＭＳ以上の、好ましくは１００ｎｍＲＭＳ以上の粗さを有し、
上記基板が、上記炭化ケイ素層と上記電気的絶縁層との間に配置されたポリシリコン電荷トラッピング層をさらに備え、
上記キャリア基板が、単結晶であり、
上記電気的絶縁層が、シリコン酸化物層である。
本発明は、無線周波数用途のための半導体・オン・インシュレータ基板を製造するためのプロセスにおいて、
シリコンキャリア基板を用意するステップと、
選択エッチングによって上記キャリア基板の自由表面を粗面化するステップと、
上記粗面化された表面に炭化ケイ素層を形成するステップであり、上記キャリア基板の反対側にある上記炭化ケイ素の上記表面が粗い、形成するステップと、
上記炭化ケイ素層上にボンディング層を形成するステップと、
上記ボンディング層へ電気的絶縁層及び単結晶層を移転するステップであり、上記電気的絶縁層が上記ボンディング層との界面のところにある、移転するステップと
を含むことを主に特徴とする、製造するためのプロセスにさらに関する。
シリコンキャリア基板を用意するステップと、
選択エッチングによって上記キャリア基板の自由表面を粗面化するステップと、
上記粗面化された表面に炭化ケイ素層を形成するステップであり、上記キャリア基板の反対側にある上記炭化ケイ素の上記表面が粗い、形成するステップと、
上記炭化ケイ素層上にボンディング層を形成するステップと、
上記ボンディング層へ電気的絶縁層及び単結晶層を移転するステップであり、上記電気的絶縁層が上記ボンディング層との界面のところにある、移転するステップと
を含むことを主に特徴とする、製造するためのプロセスにさらに関する。
エッチングは、キャリア基板が作られているシリコンがキャリア基板の全自由表面にわたり一様にエッチングされず、（特定の結晶面に対応する）この表面の特別な領域が他の領域よりも早くエッチングされることで「選択的」であると言われる。このようにして、粗面化操作は制御される。
選択エッチングのパラメータ表示は、キャリア基板の自由表面からキャリア基板の厚さ内に形成されるキャビティに対する所望の深さが選択され、調節されること、これゆえその後に形成されるＳｉＣ層の表面に対して期待される粗さが調節されることを可能にする。
他の態様によれば、提案した基板は、様々な下記の特徴を有し、単独で又はこれらの技術的に可能な組み合わせのいずれかで実装され、
上記単結晶層が、半導体層であり、すなわち、上記単結晶層が半導体を含み、
上記単結晶層が、強誘電性層であり、すなわち、上記単結晶層が強誘電体材料を含む。上記強誘電性材料が、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３、ＫＴａＯ３から選択されることが好ましく、
粗面化する上記ステップが、上記キャリア基板の上記自由表面の結晶面に沿った選択エッチングを含み、
粗面化する上記ステップが、
上記キャリア基板の上記シリコンとの炭素含有化学種の反応を生じさせるように、上記炭素含有化学種を含有している前駆体ガスに前記自由表面を曝露することによって上記キャリア基板の上記自由表面に炭化ケイ素の複数のアイランドを核形成するステップと、
上記複数のアイランドを分離している上記キャリア基板の上記自由表面の領域の選択エッチングを実行するステップと
を含み、
上記選択エッチングが、ドライエッチングであり、
上記選択ドライエッチングが、塩化水素酸を用いて実行され、
上記炭化ケイ素層が、上記キャリア基板の上記シリコンとの炭素含有化学種の反応を生じさせるように、前記炭素含有化学種を含有している前駆体ガスに前記粗面化された表面を曝露することによって形成され、
上記キャリア基板の上記粗面化された表面の上記炭化ケイ素層が、化学気相堆積によって形成され、
上記プロセスは、上記電気的絶縁層及び上記単結晶層が移転される前に、上記炭化ケイ素層上にポリシリコン電荷トラッピング層を堆積するステップをさらに含み、
移転する上記ステップが、
電気的絶縁層で覆われたドナー基板を用意するステップと、
単結晶層を画定するように、上記ドナー基板に弱化領域を形成するステップと、
上記電気的絶縁層及び上記ボンディング層を介して上記キャリア基板に上記ドナー基板をボンディングするステップと、
上記キャリア基板へ上記単結晶層を移転させるように、上記弱化領域に沿って上記ドナー基板を切り離すステップと
を含む。
上記単結晶層が、半導体層であり、すなわち、上記単結晶層が半導体を含み、
上記単結晶層が、強誘電性層であり、すなわち、上記単結晶層が強誘電体材料を含む。上記強誘電性材料が、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３、ＫＴａＯ３から選択されることが好ましく、
粗面化する上記ステップが、上記キャリア基板の上記自由表面の結晶面に沿った選択エッチングを含み、
粗面化する上記ステップが、
上記キャリア基板の上記シリコンとの炭素含有化学種の反応を生じさせるように、上記炭素含有化学種を含有している前駆体ガスに前記自由表面を曝露することによって上記キャリア基板の上記自由表面に炭化ケイ素の複数のアイランドを核形成するステップと、
上記複数のアイランドを分離している上記キャリア基板の上記自由表面の領域の選択エッチングを実行するステップと
を含み、
上記選択エッチングが、ドライエッチングであり、
上記選択ドライエッチングが、塩化水素酸を用いて実行され、
上記炭化ケイ素層が、上記キャリア基板の上記シリコンとの炭素含有化学種の反応を生じさせるように、前記炭素含有化学種を含有している前駆体ガスに前記粗面化された表面を曝露することによって形成され、
上記キャリア基板の上記粗面化された表面の上記炭化ケイ素層が、化学気相堆積によって形成され、
上記プロセスは、上記電気的絶縁層及び上記単結晶層が移転される前に、上記炭化ケイ素層上にポリシリコン電荷トラッピング層を堆積するステップをさらに含み、
移転する上記ステップが、
電気的絶縁層で覆われたドナー基板を用意するステップと、
単結晶層を画定するように、上記ドナー基板に弱化領域を形成するステップと、
上記電気的絶縁層及び上記ボンディング層を介して上記キャリア基板に上記ドナー基板をボンディングするステップと、
上記キャリア基板へ上記単結晶層を移転させるように、上記弱化領域に沿って上記ドナー基板を切り離すステップと
を含む。
本発明の他の利点及び特徴は、次の付随する図を参照して、実例であり非限定的な例として与えられた下記の説明を読むと明確になるだろう。
本発明による無線周波数用途のための半導体・オン・インシュレータ基板の１つの実施形態を図示する模式図である。
シリコンキャリア基板の模式図である。
第１の実施形態による、図１のキャリア基板をエッチングングするステップを図示する模式図である。
中間の基板を製造するために、第１の実施形態に従って、図２Ｂの基板のエッチングングした表面にＳｉＣ層を形成するステップを図示する模式図である。
第２の実施形態による、キャリア基板上に炭化ケイ素の複数のアイランドを核形成するステップを図示する模式図である。
図３Ａの基板をエッチングングするステップを図示する模式図である。
連続したＳｉＣ層が得られるまでのＳｉＣ層の成長を図示する模式図である。
図２Ａ、図２Ｂ、及び図２Ｃに図示したプロセスの第１の実施形態を介して得られた中間の基板から製造された無線周波数用途のための半導体・オン・インシュレータ基板の模式図である。
図３Ａ、図３Ｂ、及び図３Ｃに図示したプロセスの第２の実施形態を介して得られた中間の基板から製造された無線周波数用途のための半導体・オン・インシュレータ基板の模式図である。
炭化ケイ素ＳｉＣの平滑な層又は炭化ケイ素ＳｉＣの粗い層を含む半導体・オン・インシュレータ基板のケースにおける基板の厚さの関数としての抵抗率を示しているグラフである。
本発明の第１の主題は、無線周波数用途のための、「ＳＯＩ基板」と呼ばれる半導体・オン・インシュレータ基板に関する。
図１は、本発明によるＳＯＩ基板の実施形態を図示する。
参照番号１のもとでＳＯＩ基板は、シリコンキャリア基板２、キャリア基板上に配置された電気的絶縁層３、及び電気的絶縁層上に配置された単結晶層４を備える。「上に（ｏｎ）」によって意味するものは、基板を全体として考えると、基板の底部（キャリア基板の側）から基板の表面（単結晶層側）までの層の相対的な位置であるが、この用語は、問題の層同士の間の直接接触を必ずしも意味する必要がない。
キャリア基板２は、好ましくは単結晶である。
電気的絶縁層３は、好ましくは酸化物層である。キャリア基板２と単結晶層４との間のＳＯＩ基板の電気的絶縁層の配置のために、このような酸化物層は埋め込み酸化物（ｂｕｒｉｅｄ ｏｘｉｄｅ）に対する「ＢＯＸ」という用語によって一般に示される。電気的絶縁層は、好ましくはシリコン酸化物層である。
単結晶層４は、有利には活性層、すなわち、ＳＯＩ基板にとって望まれる無線周波数用途に応じた無線周波数部品の生産を目的とする層である。
単結晶層は、好ましくは半導体層である。単結晶層は、単結晶シリコンの層であることが特に好ましい。
本発明によれば、ＳＯＩ基板１は、キャリア基板２と電気的絶縁層３との間に配置された炭化ケイ素（ＳｉＣ）の層５をさらに含む。ＳｉＣ層５は、キャリア基板２と直接接触する。図１の実施形態では、ＳｉＣ層５は、電気的絶縁層３とも直接接触する。
炭化ケイ素は、好ましくは多結晶である。
電気的絶縁層との界面のところに配置されるＳｉＣ層の上側表面６は、粗い。これは、ＳｉＣ層の上側表面がキャビティ７を含むことを意味する。これらのキャビティは、ＳｉＣ層の表面の粗さ値に応じたサイズ、すなわち、（層の厚さに依存する）高さ及び（高さに垂直な方向の）幅を有する。
半導体分野では、基板の表面は、この表面が、酸化物層で任意選択的に覆われることがあるもう１つの基板、例えばもう１つの半導体基板との高品質なボンディング（すなわち、その後の処理ステップに関して、接触界面における十分に高く均一なボンディングエネルギーを有するもの）を認めないときには粗いと考えられる。
一般に、表面は、したがって、少なくとも６オングストローム、すなわち、０．６ナノメートル（ｎｍ）のＲＭＳ粗さを有するときには粗いと言われる。
本発明によれば、ＳｉＣ層の表面は、１０ｎｍＲＭＳ以上の、より好ましくは１００ｎｍＲＭＳ以上の粗さを有することが好ましい。ＲＭＳ粗さは、問題とする基線長での粗さプロファイルのすべての縦座標の二乗平均平方根に対応する。当業者は、どんなＲＭＳ粗さが対応するか及びどのように測定するかを知っている。したがって、これらの要素は、本明細書では詳細には説明されない。
図１では、ＳｉＣ層の表面６は、鋸歯プロファイルを有するように模式的に示されている。
ＳｉＣ層５と接触して配置されている電気的絶縁層３の表面は、図１に図示したように、前記ＳｉＣ層の表面のプロファイルと相補的なプロファイルを有する。より正確に、ＳｉＣ層と接触している電気的絶縁層の下側表面は、鋸歯プロファイルの歯の形状がＳｉＣ層のキャビティの形状に対応する鋸歯プロファイルを有する。
結果として、キャリア基板２と電気的絶縁層３との間の界面を形成するＳｉＣ層５は、平滑でないだけでなく、それどころか、不規則であり、平らでなくそしてキャビティを含んでいる。
ＳｉＣ層の不規則で平らでないプロファイルは、前記ＳｉＣ層の上側表面の表面積、すなわち、ＳｉＣ層と電気的絶縁層との間の界面の表面積が大きくなることを可能にする。
ＳｉＣ層５の機能は、ＳＯＩ基板に存在する電荷キャリアをトラップすることである。具体的に、炭化ケイ素結晶を形成しているＳｉＣ層の結晶粒界は、電荷キャリアをトラップする。
キャリア基板と電気的絶縁層との間の界面の表面積を増加させることは、先行技術のポリシリコン電荷トラッピング層と比較して（特にその後の熱処理中の再結晶化がないという理由で）、又は平滑な炭化ケイ素層と比較して（界面の大きな表面積という理由で）ＳＯＩ基板の電荷キャリアのトラッピングが改善されることを可能にする。
図４に図示した第２の実施形態によれば、ＳＯＩ基板１は、ＳｉＣ層とは異なる少なくとも１つの電荷トラッピング層８をさらに備える。それ自体が知られているこのような電荷トラッピング層は、ポリシリコンで有利には作られる。
電荷トラッピング層８は、ＳｉＣ層５と電気的絶縁層３との間に配置される。電荷トラッピング層とＳｉＣ層との組み合わせは、ＳＯＩ基板内部に存在する電荷キャリアのトラッピングをさらに向上させる。特に、ＳｉＣ層は、電荷トラッピング層のポリシリコンの再結晶化を制限する。具体的に、ＳｉＣ層は、キャリア基板２のシリコンと電荷トラッピング層８のポリシリコン結晶粒との間に障壁を形成し、したがって、ポリシリコン結晶粒がキャリア基板に従って再結晶化することを防止する。
上に提示されたようなＳＯＩ基板を製造するためのプロセスがここで説明される。
本発明のプロセスは、シリコンキャリア基板が選択エッチングによって前記キャリア基板の自由表面を粗面化することで開始するステップで先ず構成される。これは、キャビティがキャリア基板の自由表面に形成されることを可能にする。炭化ケイ素ＳｉＣの層が、粗面化された表面に次いで形成される。
選択エッチングのタイプ及びエッチングパラメータは、キャビティの所望の深さに応じて、これゆえ後に形成されるＳｉＣ層の表面に対して期待される粗さに応じて選択されそして調節される。
粗面化操作は、ここで説明しようとする２つの異なる実施形態に従って有利に実行されることがある。
粗面化操作の第１の実施形態によれば、図２Ａ、図２Ｂ、及び図２Ｃを参照して、（図２Ａに示した）キャリア基板２が初めに用意される。
キャリア基板の自由表面９が、選択エッチングを介して粗面化される。図２Ｂの基板がそのときには得られる。
エッチングは、シリコンが基板の全表面にわたり一様にエッチングされず、（特定の結晶面に対応する）表面の特別な領域が他の領域よりも早くエッチングされることで「選択的」であると言われる。
選択エッチングは、好ましくはドライエッチングである。塩化水素酸がこのエッチングに対して特に適している。
ＳｉＣ層５が、図２Ｃに図示したように、エッチングされた表面に次いで形成される。
これを行うために、第１の実施形態によれば、エッチングされた表面９が、炭素含有化学種を含有している前駆体ガスに曝露される。前駆体ガスがキャリア基板に存在するシリコンと反応して、炭化ケイ素ＳｉＣを形成する。ＳｉＣ層は、これゆえ、キャリア基板の厚さで粗面化された表面から成長する。結果として、（初期にはシリコンキャリア基板の表面であった）ＳｉＣ層の表面の自由表面は粗いままである。
曝露時間、反応温度、又は前駆体ガスの性質などの、ＳｉＣ層の形成の実験パラメータは、薄いＳｉＣ層、５ｎｍ以下の厚さのうちの好ましくは１つを形成するように調節される。１ｎｍ以上になるＳｉＣ層の厚さもまた好ましい。適用される温度が与えられると、ＳｉＣ層は、多結晶構造を有利には有する。
エッチングは、７００℃と１３００℃との間を含む温度で、大気圧で又は大気圧よりも低い圧力で好ましくは実行される。気体状の塩化水素酸ＨＣＩが、エッチングに対して好ましくは使用される。
ＳｉＣ層の形成に関して、７００℃と１３００℃との間を含む温度で、大気圧よりも低い圧力で好ましくは実行される。前駆体ガスとして、水素中にプロパン又はメタンを使用することが特に可能である。反応時間は、前駆体ガスの量に依存する、具体的に、反応は、自己制御型である、すなわち、炭素含有ガスは、キャリア基板の表面のシリコンと反応し、そして反応は自由表面に最早何もシリコンが存在しないときに停止する。
或いは、第２の実施形態によれば、ＳｉＣ層が化学気相堆積（ＣＶＤ）によってエッチングされた表面に堆積される。ＳｉＣ層は、キャリア基板から遠くへ、粗面化された表面から成長する。この実施形態は、ＳｉＣ層が前の実施形態におけるよりも低温で堆積されるので、ＳｉＣ層が非晶質構造を有するという理由で、余り好ましくない。ＳｉＣ層は、エッチングされた表面の全体にわたり実質的に一様に堆積されるが、この堆積は、エッチングされた表面のキャビティを埋めない、そしてこれゆえ、ＳｉＣ層の自由表面が、下にある表面９の粗さを少なくとも部分的に維持する。
任意選択で、ポリシリコン電荷トラッピング層８が、ＳｉＣ層上に堆積される。
選択エッチングを実行するステップ、ＳｉＣ層及び任意選択で電荷トラッピング層を形成するステップが、同じエピタキシ反応炉内で実行され、これがプロセスをかなり単純化することが特に有利である。或いは、前記ステップは、少なくとも２台の異なる機器を用いて実行されることがある。
平滑化又は平坦化操作は、形成したＳｉＣ層には実行されない。例えば、化学機械研磨（ＣＭＰ）は、ＳｉＣ層の薄い厚さのために実行することがさらに不可能であるはずである。
粗面化操作の第２の実施形態によれば、図３Ａ、図３Ｂ、及び図３Ｃを参照して、（図３Ａに示した）キャリア基板が初めに用意される。
キャリア基板の自由表面９が、次いで２つのステップで粗面化される。第１のステップは、前記上側表面に炭化ケイ素の複数のアイランド１０を核形成するステップ（又は芽生えさせるステップ）を含む。これを行うために、上側表面９が、炭素含有化学種を含有している前駆体ガスに先ず曝露される。前駆体ガスがキャリア基板に存在するシリコンと反応して、炭化ケイ素ＳｉＣを形成する。
複数のアイランドが融合しそしてエッチングされた表面で連続するＳｉＣ層を形成する前に、アイランド１０は、炭素含有化学種への曝露を止めることによって得られる。この核形成ステップの終わりでは、ＳｉＣの複数のアイランドは、シリコン領域１１によって互いに分離される。
粗面化プロセスの第２のステップでは、選択エッチングがキャリア基板に実行される。シリコン領域だけがエッチングされ、ところがＳｉＣの複数のアイランド１０がエッチングされないことで、エッチングは「選択的」であると言われる。具体的に、ＳｉＣの複数のアイランドは、下にあるキャリア基板の材料をエッチングから保護するマスクの役割を果たす。選択エッチングは、好ましくはドライエッチングである。塩化水素酸が、このエッチングのために特に適している。
エッチングの後で、図３Ｂの基板が得られる。
各々のアイランド１０は、ＳｉＣ層で覆われそしてエッチングされたシリコン領域１２によって隣り合うアイランドとは分離されたキャリア基板のセグメントを含み、複数のアイランドとエッチングされた領域とは、キャリア基板の粗い表面をともに形成する。
ＳｉＣ層の形成（成長）は、次いで、図３Ｃに図示したような、連続するＳｉＣ層５が得られるまで続く。
これを行うために、第１の実施形態によれば、粗面化された表面９は、炭素含有化学種を含有している前駆体ガスに曝露される。前駆体ガスは、キャリア基板に存在するシリコンと反応し、炭化ケイ素ＳｉＣを形成する。
曝露時間、圧力、反応温度、又は前駆体ガスの性質、及び前駆体ガスの流量などの、ＳｉＣ層の形成の実験パラメータが、薄いＳｉＣ層、５ｎｍ以下の厚さのうちの好ましくは１つを形成するように調節される。１ｎｍ以上であることが、ＳｉＣ層の厚さにとってさらに好ましい。
ＳｉＣ層は、７００℃と１３００℃との間を含む温度で、大気圧よりも低い圧力で、好ましくは形成される。反応時間は、７００℃～１３００℃の上記の範囲内を含む温度に関して好ましくは約数分である。炭素含有ガスと水素との間の流量比は、発芽速度及び成長速度並びにＳｉＣ層の最終厚さに影響する。
或いは、ＳｉＣ層は、粗面化操作の第１の実施形態に関して上に説明したようにＣＶＤによって粗面化された表面に堆積されてもよい。
任意選択で、ポリシリコン電荷トラッピング層８が、ＳｉＣ層上に堆積される。
ＳｉＣの複数のアイランドを核形成するステップ、選択エッチングを実行するステップ、ＳｉＣ層の形成を続けるステップ及び任意選択で電荷トラッピング層を形成するステップは、同じエピタキシ反応炉内で実行され、これがプロセスをかなり単純化することが、特に有利である。
実施形態がどうであれ、キャリア基板の自由表面９が粗面化された後で、ボンディング層がＳｉＣ層上に形成され、次いで電気的絶縁層３及び単結晶層４がボンディング層へ移転され、そのため電気的絶縁層がボンディング層との界面のところに配置される。ＳｉＣ層とは違って、ボンディング層は、高品質ボンディングを確実にするために適した平滑な表面を有する。
ボンディング層は、ＳｉＣ層５への電気的絶縁層３及び単結晶層４の良い接着を確実にする。ボンディング層は、シリコン酸化物の層、接着剤層、接着剤、又はこの目的のために適しているいずれかの他の手段であってもよい。
１つの好ましい実施形態によれば、移転は、良く知られたスマートカット（ＳｍａｒｔＣｕｔ）（商標）プロセスを使用して実行され、その主な段階が下記で想起される。
レシーバ基板と呼ばれ、キャリア基板２、炭化ケイ素ＳｉＣの層５，及びボンディング層を備える第１の基板が用意される。任意選択で、レシービング基板は、ＳｉＣ層上に電荷トラッピング層８を備え、ボンディング層が電荷トラッピング層上に配置される。ドナー基板と呼ばれる第２の基板がさらに用意される。
弱化領域が、単結晶層４を画定するようにドナー基板に形成される。弱化領域は、移転させようとする単結晶層の厚さに実質的に対応する所定の深さのところでドナー基板に形成される。
弱化領域は、ドナー基板中に水素及び／又はヘリウムの原子及び／又はイオンを注入することによって作られることが好ましい。
ドナー基板は、次いでレシーバ基板にボンディングされる。
電気的絶縁層３は、キャリア基板２と単結晶層４との間に配置される。
第１の実施形態によれば、電気的絶縁層３は、レシーバ基板上にあり、前記層がＳｉＣ層５上に、又は存在するときには電荷トラッピング層８上に配置される。単結晶層４は、電気的絶縁層３にボンディングされ、これゆえボンディング界面のところに配置される。
第２の実施形態によれば、電気的絶縁層３は、ドナー基板上にある。単結晶層４及び電気的絶縁層３の両方が、ボンディング層を用いてＳｉＣ層にボンディングされる。電気的絶縁層３は、それゆえにボンディング界面のところに配置される。
層移転プロセスは、しかしながら、スマートカット（商標）プロセスに限定されず、したがって、例えば、レシーバ基板にドナー基板をボンディングするステップ及び次いで所望の厚さが単結晶層に対して得られるまでレシーバ基板とは反対のドナー基板の面を介してドナー基板をシンニングするステップからおそらく構成されるだろう。
第１の実施形態及び第２の実施形態に従った移転の後で得られたＳＯＩ基板１が、それぞれ図４及び図５に示される。
１つの実施形態によれば、単結晶層４は、強誘電性材料を含む。
強誘電性材料は、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３及びＫＴａＯ３から有利には選択される。
前記単結晶層のドナー基板は、例えば、１５０ｍｍ又は２００ｍｍ直径の標準化されたサイズの円形ウェハの形態を有利には取ることができる。本発明は、これらの寸法に又はこの形態にしかしながら決して限定されない。ウェハは、予め決められた結晶方位を有するドナー基板を形成するような方法で、強誘電性材料のインゴットから得られてきていることがある。或いは、ドナー基板は、キャリア基板に接合された強誘電性材料の層を含むことができる。
移転しようとする強誘電性材料の単結晶層の結晶方位は、意図された用途に応じて選択される。このように、材料ＬｉＴａＯ３に関して、特に、ＳＡＷフィルタ（ＳＡＷは表面弾性波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）の頭字語である）を形成するために薄層の特性を利用することが望まれるケースでは、３０°と６０°ＸＹとの間を含む、又は４０°と５０°ＸＹとの間を含む方位を選択することが定型的である。材料ＬｉＮｂＯ３に関して、約１２８°ＸＹの方位を選択することが定型的である。しかしながら、本発明は、特定の結晶方位に決して限定されない。
単結晶層４の強誘電性材料の結晶方位がどうであろうとも、プロセスは、例えば、このドナー基板中へと水素及び／又はヘリウムの種（イオン及び／又は原子）を導入するステップを含む。この導入は、例えば、水素注入、すなわち、ドナー基板の平坦な面の水素イオン照射、に対応することがある。
それ自体知られているように、注入した原子又はイオンの目的は、移転しようとする強誘電性材料の第１の層及び基板の残りを形成するもう１つの部分を画定する弱化平面を形成するためである。注入される種の特質、ドーズ及び注入される種のタイプ、並びに注入エネルギーは、移転しようとする層の厚さ及びドナー基板の物理化学的特性に応じて選択される。ＬｉＴａＯ３で作られたドナー基板のケースでは、したがって、約２０～２０００ｎｍ厚の第１の層を画定するために３０と３００ｋｅＶとの間を含むエネルギーで１Ｅ１６と５Ｅ１７ａｔ／ｃｍ２との間を含む水素のドーズを注入することが、さらに特におそらく選択されるだろう。
（実施例）電気抵抗率の測定
２つの基板がはじめに用意された。
２つの基板がはじめに用意された。
第１の基板は、キャリア基板の自由表面が平滑で、すなわち事前にエッチングを実行していないキャリア基板上にＳｉＣ層を堆積するステップと、次いでＳｉＣ層へ電気的絶縁層及び単結晶層を移転するステップとによって製造された。電気的絶縁層の側のＳｉＣ層の上側表面は、これゆえ平滑であった。
第２の基板は、上に説明された製造プロセスの２つの実施形態のうちの一方に従って製造された。この第２の基板は、これゆえ、キャリア基板、上側表面が粗いＳｉＣ層、並びに粗いＳｉＣ層上に配置された電気的絶縁層及び単結晶層を備えていた。
２つの基板の各々の電気抵抗率は、例えば、４探針によって測定された。
図６は、ＳｉＣ層が平滑であった第１の基板（曲線Ｃ１）及びＳｉＣ層が粗かった第２の基板（曲線Ｃ２）について、単結晶層の表面からの（μｍでの）深さＰの関数として基板の（ｏｈｍ．ｃｍでの）電気抵抗率Ｒの変化を表す。
曲線Ｃ１に関して、抵抗率は、基板の自由表面から１μｍよりもわずかに小さい深さ、これはＳｉＣ層の深さに対応する深さまで鋭く低下し、約５Ω．ｃｍの最小値に達する。
曲線Ｃ２に関して、抵抗率は、基板の自由表面から１μｍよりもわずかに小さい深さまで、曲線Ｃ１に対するよりもはるかに小さく低下し、約９０Ω．ｃｍの最小値に達する。
粗いＳｉＣ層は、キャリア基板とトラッピング層との間の界面の効果が限定されることを可能にすることを、これらの曲線は示す。界面のところの抵抗率の低下が大きいほど、この低下がＳｉＣ層の総合的なトラッピング性能に、より大きな負の影響を有する。
Claims (20)
- 無線周波数用途のための半導体・オン・インシュレータ基板（１）であって、
シリコンキャリア基板（２）と、
前記キャリア基板上に配置された電気的絶縁層（３）と、
前記電気的絶縁層上に配置された単結晶層（４）と
を備える基板（１）において、前記基板（１）が、前記キャリア基板（２）と前記電気的絶縁層（３）との間に配置された炭化ケイ素ＳｉＣの層（５）であって、前記層が１ｎｍと５ｎｍとの間を含む厚さを有し、前記電気的絶縁層（３）の側にある炭化ケイ素ＳｉＣの前記層の表面（６）が粗い、炭化ケイ素ＳｉＣの層（５）をさらに備えることを特徴とする、半導体・オン・インシュレータ基板（１）。 - 前記単結晶層（４）が、半導体層である、請求項１に記載の半導体・オン・インシュレータ基板。
- 前記単結晶層（４）が、強誘電性材料を含む、請求項１に記載の半導体・オン・インシュレータ基板。
- 前記強誘電性材料が、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３、ＫＴａＯ３から選択される、請求項３に記載の半導体・オン・インシュレータ基板。
- 前記炭化ケイ素層（５）の前記表面（６）が、１０ｎｍＲＭＳ以上の、好ましくは１００ｎｍＲＭＳ以上の粗さを有する、請求項１～４のいずれか一項に記載の半導体・オン・インシュレータ基板。
- 前記炭化ケイ素層（５）と前記電気的絶縁層（３）との間に配置されたポリシリコン電荷トラッピング層（８）をさらに備える、請求項１～５のいずれか一項に記載の半導体・オン・インシュレータ基板。
- 前記キャリア基板（１）が、単結晶である、請求項１～６のいずれか一項に記載の半導体・オン・インシュレータ基板。
- 前記電気的絶縁層（３）が、シリコン酸化物層である、請求項１～７のいずれか一項に記載の半導体・オン・インシュレータ基板。
- 無線周波数用途のための半導体・オン・インシュレータ基板（１）を製造するためのプロセスにおいて、
シリコンキャリア基板（２）を用意するステップと、
選択エッチングによって前記キャリア基板（２）の自由表面（９）を粗面化するステップと、
前記粗面化された表面（９）に炭化ケイ素層（５）を形成するステップであって、前記キャリア基板（２）の反対側にある前記炭化ケイ素層の表面が粗い、形成するステップと、
前記炭化ケイ素層（５）の前記粗い表面にボンディング層を形成するステップと、
前記ボンディング層へ電気的絶縁層（３）及び単結晶層（４）を移転するステップであって、前記電気的絶縁層（３）が前記ボンディング層との界面のところにある、移転するステップと、
を含むことを特徴とする、製造するためのプロセス。 - 前記単結晶層（４）が、半導体層である、請求項９に記載の製造するためのプロセス。
- 前記単結晶層（４）が、強誘電性材料を含む、請求項９に記載の製造するためのプロセス。
- 前記強誘電性材料が、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３、ＫＴａＯ３から選択される、請求項１１に記載の製造するためのプロセス。
- 粗面化する前記ステップが、前記キャリア基板（２）の前記自由表面（９）の結晶面に沿った選択エッチングを含む、請求項９～１２のいずれか一項に記載の製造するためのプロセス。
- 粗面化する前記ステップが、
前記キャリア基板（１）の前記シリコンとの炭素含有化学種の反応を生じさせるように、前記炭素含有化学種を含有している前駆体ガスに前記自由表面を曝露することによって前記キャリア基板（２）の前記自由表面（９）に炭化ケイ素の複数のアイランド（１０）を核形成するステップと、
前記複数のアイランドを分離している前記キャリア基板の前記自由表面の領域（１１）の選択エッチングを実行するステップと、
を含む、請求項９～１２のいずれか一項に記載の製造するためのプロセス。 - 前記選択エッチングが、ドライエッチングである、請求項１３又は１４に記載の製造するためのプロセス。
- 前記選択ドライエッチングが、塩化水素酸を用いて実行される、請求項１５に記載の製造するためのプロセス。
- 前記炭化ケイ素層（５）が、前記キャリア基板（２）の前記シリコンとの炭素含有化学種の反応を生じさせるように、前記炭素含有化学種を含有している前駆体ガスに前記粗面化された表面を曝露することによって形成される、請求項９～１６のいずれか一項に記載の製造するためのプロセス。
- 前記キャリア基板の前記粗面化された表面（９）上の前記炭化ケイ素層（５）が、化学気相堆積によって形成される、請求項９～１７のいずれか一項に記載の製造するためのプロセス。
- 前記電気的絶縁層（３）及び前記単結晶層（４）が移転される前に、前記炭化ケイ素層（５）上にポリシリコン電荷トラッピング層（８）を堆積するステップをさらに含む、請求項９～１８のいずれか一項に記載の製造するためのプロセス。
- 移転する前記ステップが、
電気的絶縁層（３）で覆われたドナー基板を用意するステップと、
単結晶層（４）を画定するように、前記ドナー基板に弱化領域を形成するステップと、
前記電気的絶縁層（３）及び前記ボンディング層を介して前記キャリア基板（２）に前記ドナー基板をボンディングするステップと、
前記キャリア基板（２）へ前記単結晶層（４）を移転させるように、前記弱化領域に沿って前記ドナー基板を切り離すステップと、
を含む、請求項９～１８のいずれか一項に記載の製造するためのプロセス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1873888 | 2018-12-21 | ||
| FR1873888A FR3091011B1 (fr) | 2018-12-21 | 2018-12-21 | Substrat de type semi-conducteur sur isolant pour des applications radiofréquences |
| PCT/FR2019/053192 WO2020128354A1 (fr) | 2018-12-21 | 2019-12-19 | Substrat de type semi-conducteur sur isolant pour des applications radiofréquences |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022510822A true JP2022510822A (ja) | 2022-01-28 |
| JP7342330B2 JP7342330B2 (ja) | 2023-09-12 |
Family
ID=67185145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021528376A Active JP7342330B2 (ja) | 2018-12-21 | 2019-12-19 | 無線周波数用途のための半導体・オン・インシュレータ基板 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20220076991A1 (ja) |
| EP (1) | EP3900029A1 (ja) |
| JP (1) | JP7342330B2 (ja) |
| KR (1) | KR20210105403A (ja) |
| CN (1) | CN113196461A (ja) |
| FR (1) | FR3091011B1 (ja) |
| SG (1) | SG11202105731RA (ja) |
| WO (1) | WO2020128354A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3104318B1 (fr) * | 2019-12-05 | 2023-03-03 | Soitec Silicon On Insulator | Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite |
| FR3116151A1 (fr) * | 2020-11-10 | 2022-05-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de formation d’une structure de piegeage d’un substrat utile |
| FR3141281A1 (fr) | 2022-10-25 | 2024-04-26 | Commissariat A L' Energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d’un empilement semiconducteur hautement résistif et empilement associé |
| FR3141557A1 (fr) * | 2022-10-27 | 2024-05-03 | Soitec | Procédé de formation d’une couche de carbure de silicium |
| CN117750868B (zh) * | 2024-02-20 | 2024-05-10 | 北京青禾晶元半导体科技有限责任公司 | 一种复合压电衬底及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015060887A (ja) * | 2013-09-17 | 2015-03-30 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ |
| US20170062452A1 (en) * | 2015-08-31 | 2017-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Substrate fabrication method to improve rf (radio frequency) device performance |
| WO2017142849A1 (en) * | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a buried high resistivity layer |
| WO2017144821A1 (fr) * | 2016-02-26 | 2017-08-31 | Soitec | Support pour une structure semi-conductrice |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264387A (en) * | 1992-10-27 | 1993-11-23 | International Business Machines Corporation | Method of forming uniformly thin, isolated silicon mesas on an insulating substrate |
| JPH08293619A (ja) * | 1995-04-25 | 1996-11-05 | Sanyo Electric Co Ltd | 多結晶シリコン半導体，光起電力装置及び多結晶シリコン半導体の形成方法 |
| KR20030059936A (ko) * | 2002-01-03 | 2003-07-12 | 강윤묵 | 실리콘 나노 결정을 형성하는 새로운 공정. |
| KR100552382B1 (ko) * | 2003-02-28 | 2006-02-15 | (주)아이블포토닉스 | 강유전체 단결정을 이용한 단결정성 막 제조 |
| US20090152684A1 (en) * | 2007-12-18 | 2009-06-18 | Li-Peng Wang | Manufacture-friendly buffer layer for ferroelectric media |
| CN102983167B (zh) * | 2008-03-13 | 2015-06-17 | Soitec公司 | 半导体结构 |
| US9847329B2 (en) * | 2014-09-04 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure of fin feature and method of making same |
| WO2016081367A1 (en) * | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
| WO2016149113A1 (en) * | 2015-03-17 | 2016-09-22 | Sunedison Semiconductor Limited | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures |
| EP3144958B1 (en) * | 2015-09-17 | 2021-03-17 | Soitec | Structure for radiofrequency applications and process for manufacturing such a structure |
| US9831115B2 (en) * | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
-
2018
- 2018-12-21 FR FR1873888A patent/FR3091011B1/fr active Active
-
2019
- 2019-12-19 CN CN201980082744.3A patent/CN113196461A/zh active Pending
- 2019-12-19 SG SG11202105731RA patent/SG11202105731RA/en unknown
- 2019-12-19 JP JP2021528376A patent/JP7342330B2/ja active Active
- 2019-12-19 WO PCT/FR2019/053192 patent/WO2020128354A1/fr unknown
- 2019-12-19 US US17/416,948 patent/US20220076991A1/en not_active Abandoned
- 2019-12-19 EP EP19848883.5A patent/EP3900029A1/fr active Pending
- 2019-12-19 KR KR1020217022738A patent/KR20210105403A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015060887A (ja) * | 2013-09-17 | 2015-03-30 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ |
| US20170062452A1 (en) * | 2015-08-31 | 2017-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Substrate fabrication method to improve rf (radio frequency) device performance |
| WO2017142849A1 (en) * | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a buried high resistivity layer |
| WO2017144821A1 (fr) * | 2016-02-26 | 2017-08-31 | Soitec | Support pour une structure semi-conductrice |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020128354A1 (fr) | 2020-06-25 |
| US20220076991A1 (en) | 2022-03-10 |
| KR20210105403A (ko) | 2021-08-26 |
| FR3091011B1 (fr) | 2022-08-05 |
| EP3900029A1 (fr) | 2021-10-27 |
| CN113196461A (zh) | 2021-07-30 |
| SG11202105731RA (en) | 2021-07-29 |
| FR3091011A1 (fr) | 2020-06-26 |
| JP7342330B2 (ja) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7342330B2 (ja) | 無線周波数用途のための半導体・オン・インシュレータ基板 | |
| TWI544550B (zh) | 具有減少的電損失的絕緣體上半導體型結構的製造方法及相應的結構 | |
| US8765535B2 (en) | Method for manufacturing a capacitor having a yttrium oxide layer | |
| JPH10189474A (ja) | お互いに接触している１つの構造体を構成する少なくとも２つの構成材料をイオン注入により分離するためのプロセス | |
| JP2017059830A (ja) | 高周波用途のための構造および同構造の製造方法 | |
| JP7098851B2 (ja) | Ｒｆ用途のための構造体 | |
| KR20010035222A (ko) | ＡＬＥ를 이용한 알루미나(Ａｌ₂Ｏ₃) 유전체 층 형성에의한 스마트 컷 공정과 유니본드형 ＳＯＩ 웨이퍼의제조방법 | |
| CN112236853B (zh) | 用于集成射频器件的衬底及其制造方法 | |
| US7910455B2 (en) | Method for producing SOI wafer | |
| JP7392242B2 (ja) | ハイブリッド集積用の改良された基板を製造するためのプロセス | |
| US12009209B2 (en) | Process for preparing a support for a semiconductor structure | |
| US20140065805A1 (en) | Manufacturing method of semiconductor device and semiconductor manufacturing apparatus | |
| JP7542053B2 (ja) | 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH04286336A (ja) | 半導体装置の製造方法 | |
| JP2900588B2 (ja) | 結晶物品の形成方法 | |
| JPH03154372A (ja) | 半導体装置の製造方法 | |
| JP2022516600A (ja) | 無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板を製造するためのプロセス及び係る構造を製造するためのプロセス | |
| JPH0468770B2 (ja) | ||
| TWI751352B (zh) | 集成射頻元件用底材及其製作方法 | |
| JP5063867B2 (ja) | Ｓｏｉ基板の製造方法 | |
| TW202434089A (zh) | 在底材上製作壓電層之方法 | |
| JPH06244275A (ja) | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 | |
| JPS62156831A (ja) | 絶縁的に分離された単結晶シリコン領域を得る方法 | |
| JPH02298047A (ja) | 誘電体分離型半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230808 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7342330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |