FR3091011A1 - Substrat de type semi-conducteur sur isolant pour des applications radiofréquences - Google Patents
Substrat de type semi-conducteur sur isolant pour des applications radiofréquences Download PDFInfo
- Publication number
- FR3091011A1 FR3091011A1 FR1873888A FR1873888A FR3091011A1 FR 3091011 A1 FR3091011 A1 FR 3091011A1 FR 1873888 A FR1873888 A FR 1873888A FR 1873888 A FR1873888 A FR 1873888A FR 3091011 A1 FR3091011 A1 FR 3091011A1
- Authority
- FR
- France
- Prior art keywords
- layer
- substrate
- support substrate
- electrically insulating
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 177
- 238000009413 insulation Methods 0.000 title description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 126
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 121
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000012212 insulator Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000007788 roughening Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000013626 chemical specie Substances 0.000 claims description 12
- 239000002243 precursor Substances 0.000 claims description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000006911 nucleation Effects 0.000 claims description 5
- 238000010899 nucleation Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000003313 weakening effect Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 208
- 239000007789 gas Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 5
- 238000001953 recrystallisation Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000035784 germination Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Inorganic Insulating Materials (AREA)
- Insulating Bodies (AREA)
Abstract
SUBSTRAT DE TYPE SEMI-CONDUCTEUR SUR ISOLANT POUR DES APPLICATIONS RADIOFRÉQUENCES La présente invention concerne un substrat (1) de type semi-conducteur sur isolant pour des applications radiofréquences, comprenant :- un substrat support (2) en silicium,- une couche électriquement isolante (3) agencée sur le substrat support,- une couche semi-conductrice monocristalline (4) agencée sur la couche électriquement isolante,le substrat (1) étant principalement caractérisé en ce qu’il comprend en outre une couche de carbure de silicium SiC (5) agencée entre le substrat support (2) et la couche électriquement isolante (3), la surface (6) de la couche de carbure de silicium SiC qui est du côté de la couche électriquement isolante (3) étant rugueuse. Figure pour l’abrégé : Fig. 1
Description
Description
Titre de l’invention : SUBSTRAT DE TYPE SEMI CONDUCTEUR SUR ISOLANT POUR DES APPLICATIONS RADIOFRÉQUENCES Domaine technique
[0001] La présente invention concerne un substrat de type semi-conducteur sur isolant pour des applications radiofréquences. L’invention se rapporte également à un procédé de fabrication d’un tel substrat par transfert d’une couche d’un substrat donneur sur un substrat receveur.
Technique antérieure
[0002] Les substrats de type semi-conducteur sur isolant sont des structures multicouches comprenant un substrat support qui est généralement en silicium, une couche électriquement isolante agencée sur le substrat, typiquement une couche d’oxyde de silicium, et une couche semi-conductrice, dite couche active, agencée sur la couche isolante, dans laquelle sont réalisés des composants électroniques, qui est généralement une couche de silicium.
[0003] De tels substrats sont dits « Semiconductor on Insulator » (acronyme SeOI) en anglais, en particulier « Silicon on Insulator » (SOI) lorsque le matériau semiconducteur est du silicium.
[0004] La couche d’oxyde, qui se trouve entre le substrat support et la couche active, est alors dite « enterrée », et est appelée « BOX » pour Buried OXide en anglais.
[0005] Les substrats SOI sont largement utilisés pour la fabrication de dispositifs radiofréquences. Dans ce cas, des composants radiofréquences sont réalisés dans la couche active.
[0006] Un problème récurrent des substrats SOI pour applications radiofréquences est que des charges électriques qui sont piégées dans la couche de BOX conduisent à une accumulation sous cette même couche, dans le substrat support, de charges de signe opposé formant un plan électriquement conducteur.
[0007] Dans ce plan conducteur, les charges mobiles sont susceptibles d'interagir fortement avec les champs électromagnétiques générés par les composants radiofréquences de la couche active. On observe alors une forte chute de la résistivité du substrat support, dans un plan situé directement sous la couche de BOX, et ce même lorsque le substrat support présente une résistivité électrique élevée.
[0008] Ceci aboutit à une consommation mutile d’une partie de l’énergie du signal par perte de couplage entre les composants radiofréquences et le substrat, et des interactions possibles entre les composants radiofréquences eux-mêmes par diaphonie (« crosstalk » selon la terminologie anglosaxonne).
[0009] De plus, les porteurs de charges du substrat peuvent entraîner la génération d’harmoniques non voulues susceptibles d’interférer avec les signaux se propageant dans le dispositif radiofréquence et de dégrader leur qualité.
[0010] Pour limiter ces phénomènes, il est connu d'insérer entre la couche de BOX et le substrat support, directement sous la couche de BOX, une couche de piégeage de charges, en silicium polycristallin. Les joints des grains formant le cristal constituent alors des pièges pour les porteurs de charges, ceux-ci pouvant provenir de la couche de piégeage elle-même ou du substrat support sous-jacent. De la sorte, on prévient l’apparition du plan conducteur sous la couche électriquement isolante et la chute de résistivité du substrat support.
[0011] Cependant, l’efficacité d’une telle couche de piégeage de charge n’est pas toujours optimale, et les phénomènes de perte de couplage et de génération d’harmoniques non voulues peuvent néanmoins se produire.
[0012] En particulier, la couche de silicium polycristallin, qui est au contact du substrat support qui est en silicium monocristallin, a tendance à recristalliser sous l’effet des traitements thermiques appliqués au substrat pendant sa fabrication et la fabrication des composants radiofréquences. Le substrat support sert en effet de germe à la recristallisation. Or, la recristallisation de la couche de silicium polycristallin, en réduisant le nombre de grains, réduit également la capacité de ladite couche à piéger des charges électriques.
BREVE DESCRIPTION DE L'INVENTION
[0013] Un but de l’invention est de proposer un substrat de type semi-conducteur sur isolant permettant de surmonter les inconvénients mentionnés précédemment.
[0014] L’invention vise à proposer un tel substrat permettant de limiter les interactions entre les charges mobiles dans le substrat et les champs électromagnétiques générés par les composants radiofréquences de la couche active.
[0015] L’invention vise de ce fait à limiter voire à supprimer les phénomènes de perte de couplage entre les composants radiofréquences et le substrat et de génération d’harmoniques indésirables.
[0016] A cette fin, l’invention propose un substrat de type semi-conducteur sur isolant pour des applications radiofréquences, comprenant : - un substrat support en silicium, - une couche électriquement isolante agencée sur le substrat support, - une couche semi-conductrice monocristalline agencée sur la couche électriquement isolante,
[0017] le substrat étant principalement caractérisé en ce qu’il comprend en outre une couche de carbure de silicium SiC agencée entre le substrat support et la couche élec triquement isolante, la surface de la couche de carbure de silicium SiC qui est du côté de la couche électriquement isolante étant rugueuse.
[0018] Selon d’autres aspects, le substrat proposé présente les différentes caractéristiques suivantes prises seules ou selon leurs combinaisons techniquement possibles :
- la surface de la couche de carbure de silicium présente une rugosité supérieure ou égale à 10 nm RMS, de préférence supérieure ou égale à 100 nm RMS ;
- la couche de carbure de silicium présente une épaisseur comprise entre 1 nm et 5 nm ;
- le substrat comprend en outre une couche de piégeage de charges en silicium polycristallin agencée entre la couche de carbure de silicium et la couche électriquement isolante ;
- le substrat support est monocristallin ;
- la couche électriquement isolante est une couche d’oxyde de silicium.
[0019] L’invention se rapporte également à un procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour des applications radiofréquences, principalement caractérisé en ce qu’il comprend les étapes suivantes : - fourniture d’un substrat support en silicium, - rugosification d’une surface libre du substrat support par gravure sélective, - formation d’une couche de carbure de silicium sur la surface rugosifiée,
- formation d’une couche de collage sur la couche de carbure de silicium,
- transfert d’une couche électriquement isolante et d’une couche semiconductrice monocristalline sur la couche de collage, la couche électriquement isolante étant à l’interface avec la couche de collage.
[0020] Selon d’autres aspects, le substrat proposé présente les différentes caractéristiques suivantes prises seules ou selon leurs combinaisons techniquement possibles : - l’étape de rugosification comprend une gravure sélective selon des plans cristallins de la surface libre du substrat support ;
- l’étape de rugosification comprend :
- la nucléation d’îlots de carbure de silicium sur la surface libre du substrat support par exposition de ladite surface libre à un gaz précurseur contenant des espèces chimiques carbonées qui engendre une réaction desdites espèces chimiques carbonées avec du silicium du substrat support,
- la gravure sélective des zones de la surface libre du substrat support séparant les îlots.
- la gravure sélective est réalisée par voie sèche ;
- la gravure sélective par voie sèche est réalisée avec de l’acide chlorhydrique ;
- la couche de carbure de silicium est formée par exposition de ladite surface rugosifiée à un gaz précurseur contenant des espèces chimiques carbonées qui engendre une réaction desdites espèces chimiques carbonées avec du silicium du substrat support ;
- la couche de carbure de silicium sur la surface rugosifiée du substrat support est formée par dépôt chimique en phase vapeur ;
- le procédé comprend en outre, avant le transfert de la couche électriquement isolante et de la couche semi-conductrice, le dépôt d’une couche de piégeage de charges en silicium polycristallin sur la couche de carbure de silicium ;
- l’étape de transfert comprend :
- la fourniture d’un substrat donneur recouvert d’une couche électriquement isolante,
- la formation d’une zone de fragilisation dans le substrat donneur, de sorte à délimiter une couche semi-conductrice,
- le collage du substrat donneur sur le substrat support par l’intermédiaire de la couche électriquement isolante et de la couche de collage,
- le détachement du substrat donneur le long de la zone de fragilisation, de sorte à transférer la couche semi-conductrice sur le substrat support.
Brève description des dessins
[0021] D’autres avantages et caractéristiques de l’invention apparaîtront à la lecture de la description suivante donnée à titre d’exemple illustratif et non limitatif, en référence aux figures annexées suivantes :
[0022] [fig.l] est un schéma illustrant un mode de réalisation d’un substrat de type semi-conducteur sur isolant pour des applications radiofréquences selon l’invention ;
[0023] [fig.2A] est un schéma d’un substrat support en silicium ;
[0024] [fig.2B] est un schéma illustrant une étape de gravure du substrat support de la figure 1, selon un premier mode de réalisation ;
[0025] [fig.2C] est un schéma illustrant une étape de formation d’une couche de SiC sur la surface gravée du substrat de la figure 2B, selon le premier mode de réalisation, pour fabriquer un substrat intermédiaire ;
[0026] [fig.3A] est un schéma illustrant une étape de la nucléation d’îlots de carbure de silicium sur un substrat support, selon un deuxième mode de réalisation ;
[0027] [fig.3B] est un schéma illustrant une étape de gravure du substrat de la figure 3A ;
[0028] [fig.3C] est un schéma illustrant la croissance de la couche de SiC jusqu’à l’obtention d’une couche continue de SiC ;
[0029] [fig.4] est un schéma d’un substrat de type semi-conducteur sur isolant pour des applications radiofréquences fabriqué à partir du substrat intermédiaire obtenu par le premier mode réalisation du procédé illustré sur les figures 2A, 2B, et 2C ;
[0030] [fig.5] est un schéma d’un substrat de type semi-conducteur sur isolant pour des applications radiofréquences fabriqué à partir du substrat intermédiaire obtenu par le deuxième mode réalisation du procédé illustré sur les figures 3A, 3B, et 3C ;
[0031] [fig.6] est un graphe représentant la résistivité en fonction de l’épaisseur de substrat dans le cas d’un substrat de type semi-conducteur sur isolant comprenant une couche de carbure de silicium SiC lisse ou une couche de carbure de silicium SiC rugueuse.
[0032] DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L’INVENTION
[0033] Un premier objet de l’invention concerne un substrat de type semi-conducteur sur isolant, dit « substrat SOI », pour des applications radiofréquences.
[0034] La figure 1 illustre un mode de réalisation du substrat SOI selon l’invention.
[0035] Le substrat SOI, sous la référence 1, comprend un substrat support 2 en silicium, une couche électriquement isolante 3 agencée sur le substrat support, et une couche semiconductrice monocristalline 4 agencée sur la couche électriquement isolante. Par « sur » on désigne une position relative des couches en considérant le substrat de sa base (du côté du substrat support) vers sa surface (du côté de la couche semiconductrice monocristalline), mais ce terme n’implique pas nécessairement un contact direct entre les couches considérées.
[0036] Le substrat support 2 est de préférence monocristallin.
[0037] La couche électriquement isolante 3 est de préférence une couche d’oxyde. Du fait de son positionnement dans le substrat SOI entre le substrat support 2 et la couche semiconductrice 4, une telle couche d’oxyde est généralement désignée par le terme « BOX » pour Buried OXide (oxyde enterré) en anglais. La couche électriquement isolante est de préférence une couche d’oxyde de silicium.
[0038] La couche semi-conductrice monocristalline 4 est avantageusement une couche active, c’est-à-dire une couche destinée à la réalisation de composants radiofréquences en fonction de l’application radiofréquence souhaitée pour le substrat SOI.
[0039] La couche semi-conductrice est de préférence une couche de silicium monocristallin. [0040] Selon l’invention, le substrat SOI 1 comprend en outre une couche 5 de carbure de silicium (SiC), agencée entre le substrat support 2 et la couche électriquement isolante 3. La couche 5 de SiC est en contact direct avec le substrat support 2. Dans le mode de réalisation de la figure 1, la couche 5 de SiC est également en contact direct avec la couche électriquement isolante 3.
[0041] Le carbure de silicium est de préférence polycristallin.
[0042] La surface supérieure 6 de la couche de SiC, qui se trouve à l’interface avec la couche électriquement isolante, est rugueuse. Cela signifie que la surface supérieure de la couche de SiC présente des cavités 7. Ces cavités ont une taille, c’est-à-dire une hauteur (selon l’épaisseur de la couche) et une largeur (dans un sens perpendiculaire à la hauteur), qui dépend de la valeur de rugosité de la surface de la couche SiC.
[0043] Dans le domaine des semi-conducteurs, on considère que la surface d’un substrat est rugueuse lorsqu’elle ne permet pas un collage de bonne qualité (c’est-à-dire présentant une énergie de collage suffisamment élevée et uniforme sur l’interface de contact au regard des étapes de procédé ultérieures) avec un autre substrat, par exemple un autre substrat semi-conducteur, éventuellement recouvert d’une couche d’oxyde.
[0044] De manière générale, une surface est ainsi dite rugueuse lorsqu’elle présente une rugosité RMS d’au moins 6 Angstroms, c’est-à-dire 0,6 nanomètres (nm).
[0045] Selon l’invention, la surface de la couche de SiC présente de préférence une rugosité supérieure ou égale à 10 nm RMS, et de manière davantage préférée supérieure ou égale à 100 nm RMS. La rugosité RMS correspond à la moyenne quadratique de toutes les ordonnées du profil de rugosité dans la longueur de base considérée. L’homme du métier sait à quoi correspond la rugosité RMS et comment la mesurer. Aussi, ces éléments ne seront pas décrits en détail dans le présent texte.
[0046] Sur la figure 1, la surface 6 de la couche de SiC est représentée schématiquement avec un profil en dent de scie.
[0047] La surface de la couche électriquement isolante 3 qui se trouve au contact de la couche de SiC 5 présente un profil complémentaire de celui de la surface de ladite couche de SiC, comme l’illustre la figure 1. Plus précisément, la surface inférieure de la couche électriquement isolante au contact de la couche SiC présente un profil en dent de scie dont la forme des dents correspond à la forme des cavités de la couche de SiC.
[0048] Dès lors, la couche de SiC 5, qui constitue l’interface entre le substrat support 2 et la couche électriquement isolante 3, n’est pas lisse mais au contraire irrégulière, accidentée, avec des cavités.
[0049] Le profil irrégulier et accidenté de la couche de SiC permet d’augmenter l’aire de la surface supérieure de ladite couche de SiC, c’est-à-dire l’aire de l’interface entre la couche de SiC et la couche électriquement isolante.
[0050] La couche de SiC 5 a une fonction de piégeage des charges électriques dans le substrat SOI. Les joints des grains de la couche de SiC formant le cristal de carbure de silicium constituent en effet des pièges pour les porteurs de charges.
[0051] L’augmentation de l’aire de l’interface entre le substrat support et la couche électriquement isolante permet dès lors d’améliorer le piégeage des charges dans le substrat SOI, comparativement à une couche de piégeage des charges de l’état de l’art en silicium polycristallin (notamment du fait de l’absence de recristallisation lors des traitements thermiques ultérieurs), ou à une couche de carbure de silicium lisse (du fait de l’aire plus grande de l’interface).
[0052] Selon un deuxième mode de réalisation illustré sur la figure 4, le substrat SOI 1 comprend également au moins une couche de piégeage de charges 8, qui est différente de la couche de SiC. Une telle couche de piégeage de charges, qui est connue en soi, est avantageusement en silicium polycristallin.
[0053] La couche de piégeage de charges 8 est agencée entre la couche de SiC 5 et la couche électriquement isolante 3. La combinaison de la couche de piégeage de charges et de la couche de SiC améliore encore le piégeage des charges électriques au sein du substrat SOI. En particulier, la couche de SiC limite la recristallisation du polysilicium de la couche de piégeage de charges. En effet, la couche de SiC forme une barrière entre le silicium du substrat support 2 et les grains du polysilicium de la couche de piégeage de charges 8, évitant ainsi que les grains de polysilicium ne recristallisent suivant le substrat support.
[0054] Un procédé de fabrication d’un substrat SOI tel que présenté précédemment va maintenant être décrit.
[0055] Le procédé de l’invention consiste d’abord, à partir du substrat support en silicium, à rugosifier une surface libre dudit substrat support par gravure sélective. Ceci permet de former des cavités dans la surface libre du substrat support. On forme ensuite une couche de carbure de silicium SiC à partir de la surface rugosifiée.
[0056] Le type de gravure sélective ainsi que les paramètres de gravure sont choisis et ajustés en fonction de la profondeur souhaitée des cavités, et donc de la rugosité attendue de la surface de la couche de SiC formée ultérieurement.
[0057] La rugosification peut avantageusement être réalisée selon deux modes de réalisation différents qui vont maintenant être décrits.
[0058] Selon un premier mode de réalisation de la rugosification, en référence aux figures 2A, 2B, et 2C, on fournit d’abord un substrat support 2 visible sur la figure 2A.
[0059] On procède à la rugosification d’une surface libre 9 du substrat support, par gravure sélective. On obtient alors le substrat de la figure 2B.
[0060] La gravure est dite « sélective » en ce que le silicium n’est pas attaqué de manière uniforme sur toute la surface du substrat, mais que des régions privilégiées de la surface (correspondant à des plans cristallins particuliers) sont attaquées plus ra8 pidement que les autres régions.
[0061] La gravure sélective est de préférence réalisée par voie sèche. L’acide chlorhydrique est tout particulièrement adapté à cet effet.
[0062] On forme ensuite une couche de SiC 5 sur la surface gravée, comme illustré sur la figure 2C.
[0063] Pour ce faire, selon un premier mode de réalisation, la surface gravée 9 est exposée à un gaz précurseur contenant des espèces chimiques carbonées. Ces dernières réagissent avec le silicium présent dans le substrat support, pour former du carbure de silicium SiC. La croissance de la couche de SiC se fait donc à partir de la surface rugosifiée, dans l’épaisseur du substrat support. De ce fait, la surface libre de la surface de la couche de SiC (qui était initialement la surface du substrat support de silicium) reste rugueuse.
[0064] Les paramètres expérimentaux pour la formation de la couche SiC, tels que le temps d’exposition, la température réactionnelle, ou encore la nature du gaz précurseur, sont ajustés de manière à former une fine couche de SiC, de préférence d’une épaisseur inférieure ou égale à 5 nm. On préférera également que l’épaisseur de la couche de SiC soit supérieure ou égale à 1 nm. Compte tenu de la température appliquée, la couche de SiC présente avantageusement une structure polycristalline.
[0065] La gravure est de préférence réalisée à une température comprise entre 700°C et 1300°C, à pression atmosphérique ou à une pression inférieure à la pression atmosphérique. On utilise de préférence l’acide chlorhydrique HCl sous forme gazeuse pour la gravure.
[0066] Concernant la formation de la couche de SiC, celle-ci est de préférence réalisée à une température comprise entre 700°C et 1300°C, à une pression inférieure à la pression atmosphérique. On peut utiliser comme gaz précurseur notamment du propane ou du méthane dans de l’hydrogène. Le temps de la réaction est fonction de la quantité de gaz précurseur ; en effet, la réaction est auto-limitante c’est-à-dire que le gaz carboné réagit avec le silicium en surface du substrat support et la réaction s’arrête lorsqu’il n’y a plus de silicium en surface libre.
[0067] Alternativement, selon un deuxième mode de réalisation, la couche de SiC est déposée sur la surface gravée par dépôt chimique en phase vapeur, communément appelé selon la terminologie anglaise « Chemical Vapor Deposition » et désigné sous l’acronyme CVD. La croissance de la couche de SiC se fait à partir de la surface rugosifiée, dans une direction opposée au substrat support. Ce mode de réalisation est moins préféré car, la couche de SiC étant déposée à une température plus basse que dans le précédent mode de réalisation, elle présente une structure amorphe. La couche de SiC est déposée de manière sensiblement homogène sur l’ensemble de la surface gravée, mais ce dépôt n’a pas pour effet de combler les cavités de la surface gravée, de sorte que la surface libre de la couche de SiC conserve au moins en partie la rugosité de la surface 9 sous-jacente.
[0068] Optionnellement, on dépose une couche de piégeage de charges 8 en silicium polycristallin sur la couche de SiC.
[0069] De manière particulièrement avantageuse, les étapes de gravure sélective, de formation de la couche de SiC et éventuellement de la couche de piégeage de charges sont réalisées dans un même bâti d’épitaxie, ce qui simplifie considérablement le procédé. De manière alternative, lesdites étapes peuvent être réalisées au moyen d’au moins deux équipements différents.
[0070] Selon un deuxième mode de réalisation de la rugosification, en référence aux figures 3A, 3B, et 3C, on fournit d’abord un substrat support visible sur la figure 3A.
[0071] On procède alors à la rugosification de la surface libre 9 du substrat support, en deux étapes. Une première étape comprend la nucléation (ou germination) d’îlots de carbure de silicium 10 sur ladite surface supérieure. Pour ce faire, on expose d’abord la face supérieure 9 à un gaz précurseur contenant des espèces chimiques carbonées. Ces dernières réagissent avec le silicium présent dans le substrat support, pour former du carbure de silicium SiC.
[0072] Les îlots 10 sont obtenus en stoppant l’exposition aux espèces chimiques carbonées avant que les îlots ne coalescent et forment une couche de SiC continue sur la surface gravée. A l’issue de cette étape de nucléation, les îlots de SiC sont séparés les uns des autres par des zones 11 de silicium.
[0073] Dans une seconde étape du procédé de rugosification, on effectue ensuite une gravure sélective du substrat support. La gravure est dite « sélective » en ce que seules les zones de silicium sont gravées, tandis que les îlots 10 de SiC ne le sont pas. Les îlots de SiC jouent en effet le rôle d’un masque qui protège le matériau du substrat support sous-jacent de la gravure. La gravure sélective est de préférence réalisée par voie sèche. L’acide chlorhydrique est tout particulièrement adapté à cet effet.
[0074] Après gravure, on obtient le substrat de la figure 3B.
[0075] Chaque îlot 10 comprend une portion du substrat support recouverte d’une couche de SiC, et est séparé des îlots adjacents par les zones 12 de silicium gravées, les îlots et les zones gravées formant ensemble une surface rugueuse du substrat support.
[0076] On poursuit ensuite la formation de la couche de SiC (croissance) jusqu’à l’obtention d’une couche continue 5 de SiC, comme illustré sur la figure 3C.
[0077] Pour ce faire, selon un premier mode de réalisation, la surface rugosifiée 9 est exposée à un gaz précurseur contenant des espèces chimiques carbonées. Ces dernières réagissent avec le silicium présent dans le substrat support, pour former du carbure de silicium SiC.
[0078] Les paramètres expérimentaux pour la formation de la couche SiC, tels que le temps d’exposition, la pression, la température réactionnelle, ou encore la nature du gaz précurseur, et le débit de gaz précurseur sont ajustés de manière à former une fine couche de SiC, de préférence d’une épaisseur inférieure ou égale à 5 nm. On préférera également que l’épaisseur de la couche de SiC soit supérieure ou égale à 1 nm.
[0079] La formation de la couche de SiC est de préférence réalisée à une température comprise entre 700°C et 1300°C, à une pression inférieure à la pression atmosphérique. Le temps de réaction est de préférence de l’ordre de quelques minutes pour des températures comprises dans la gamme précédente de 700°C à 1300°C. Le ratio de débit entre le gaz carboné et l’hydrogène influe sur les vitesses de germination et de croissance et sur l’épaisseur finale de la couche de SiC.
[0080] Alternativement, la couche SiC peut être déposée sur la surface rugosifiée par CVD comme décrit plus haut pour le premier mode de réalisation de la rugosification.
[0081] Optionnellement, on dépose une couche de piégeage de charges 8 en silicium polycristallin sur la couche SiC.
[0082] De manière particulièrement avantageuse, les étapes de nucléation des îlots de SiC, de gravure sélective, de poursuite de la formation de la couche de SiC et éventuellement la formation de la couche de piégeage de charges sont réalisées dans un même bâti d’épitaxie, ce qui simplifie considérablement le procédé.
[0083] Quel que soit le mode de réalisation, après rugosification de la surface libre 9 du substrat support, on forme une couche de collage sur la couche de SiC, puis on transfère une couche électriquement isolante 3 et une couche semi-conductrice 4 sur la couche de collage, de sorte que la couche électriquement isolante se trouve à l’interface avec la couche de collage. Contrairement à la couche de SiC, la couche de collage présente une surface lisse adaptée pour assurer un collage de bonne qualité.
[0084] La couche de collage permet d’assurer un bon maintien de la couche électriquement isolante 3 et de la couche semi-conductrice 4 sur la couche SiC 5. Il peut s’agir d’une couche d’oxyde de silicium, d’une couche adhésive, d’une colle, ou de tout autre moyen adapté à cet effet.
[0085] Selon un mode de réalisation préféré, le transfert est réalisé selon le procédé Smart Cut™ bien connu en soi, dont les principales étapes sont rappelées ci-après.
[0086] On fournit un premier substrat, dit substrat receveur, qui comprend le substrat support 2, la couche de carbure de silicium SiC 5, et la couche de collage. Optionnellement, le substrat receveur comprend une couche de piégeage de charges 8 sur la couche de SiC, et la couche de collage est agencée sur la couche de piégeage de charges. On fournit également un second substrat, dit substrat donneur.
[0087] On forme une zone de fragilisation dans le substrat donneur, de sorte à délimiter une couche semi-conductrice 4. La zone de fragilisation est formée dans le substrat donneur à une profondeur prédéterminée qui correspond sensiblement à l’épaisseur de la couche semi-conductrice à transférer. De préférence, la zone de fragilisation est créée par implantation d’atomes d’hydrogène et/ou d’hélium dans le substrat donneur.
[0088] On colle ensuite le substrat donneur sur le substrat receveur.
[0089] Une couche électriquement isolante 3 est agencée entre le substrat support 2 et la couche semi-conductrice 4.
[0090] Selon un premier mode de réalisation, la couche électriquement isolante 3 est sur le substrat receveur, agencée sur la couche SiC 5 ou, lorsque présente, sur la couche de piégeage de charges 8. La couche semi-conductrice 4 est collée sur la couche électriquement isolante 3 et se trouve donc à l’interface de collage.
[0091] Selon un deuxième mode de réalisation, la couche électriquement isolante 3 est sur le substrat donneur. A la fois la couche semi-conductrice 4 et la couche électriquement isolante 3 sont collées sur la couche de SiC par l’intermédiaire de la couche de collage. La couche électriquement isolante 3 se trouve donc à l’interface de collage.
[0092] Le procédé de transfert de couche n’est cependant pas limité au procédé Smart Cut™ ; ainsi, il pourra consister par exemple à coller le substrat donneur sur le substrat receveur puis à amincir le substrat donneur par sa face opposée au substrat receveur jusqu’à l’obtention de l’épaisseur souhaitée pour la couche semi-conductrice.
[0093] Les substrats SOI 1 obtenus après transfert selon le premier mode de réalisation et le deuxième mode de réalisation, sont représentés respectivement sur les figures 4 et 5. EXEMPLE : mesure de la résistivité électrique
[0094] On fournit initialement deux substrats.
[0095] Un premier substrat a été fabriqué par dépôt d’une couche de SiC sur un substrat support dont la surface libre est lisse, c’est-à-dire sans réalisation d’une gravure préalable, puis transfert d’une couche électriquement isolante et d’une couche semiconductrice sur la couche de SiC. La surface supérieure de la couche de SiC, du coté de la couche électriquement isolante, est donc lisse.
[0096] Un deuxième substrat a été fabriqué selon l’un des deux modes de réalisation du procédé de fabrication décrits précédemment. Ce deuxième substrat comprend donc un substrat support, une couche de SiC dont la surface supérieure est rugueuse, ainsi qu’une couche électriquement isolante et une couche semi-conductrice agencées sur la couche de SiC rugueuse.
[0097] On mesure la résistivité électrique de chacun des deux substrats, par exemple par la méthode des quatre pointes.
[0098] La figure 6 représente l’évolution de la résistivité électrique R (en ohm.cm) des substrats en fonction de leur profondeur P (en pm) à partir de la surface de la couche semi-conductrice, pour le premier substrat dont la couche de SiC est lisse (courbe Cl), et pour le deuxième substrat dont la couche de SiC est rugueuse (courbe C2).
[0099] Concernant la courbe Cl, la résistivité chute fortement depuis la surface libre du substrat jusqu’à une profondeur légèrement inférieure à 1 pm qui correspond à la profondeur de la couche de SiC, pour atteindre une valeur minimale d’environ 5 Q.cm.
[0100] Concernant la courbe C2, la résistivité chute beaucoup moins que pour la courbe 1, depuis la surface libre du substrat jusqu’à une profondeur légèrement inférieure à 1 pm, pour atteindre une valeur minimale d’environ 90 Q.cm.
[0101] Ces courbes montrent que la couche de SiC rugueuse permet de limiter l’effet de l’interface entre le substrat support et la couche de piégeage. Plus la chute de résistivité à l’interface est importante, plus cette chute a un impact négatif sur les performances globales de piégeage de la couche de SiC.
Claims (1)
-
Revendications [Revendication 1] Substrat (1) de type semi-conducteur sur isolant pour des applications radiofréquences, comprenant : - un substrat support (2) en silicium, - une couche électriquement isolante (3) agencée sur le substrat support, - une couche semi-conductrice monocristalline (4) agencée sur la couche électriquement isolante, le substrat (1) étant caractérisé en ce qu’il comprend en outre une couche de carbure de silicium SiC (5) agencée entre le substrat support (2) et la couche électriquement isolante (3), la surface (6) de la couche de carbure de silicium SiC qui est du côté de la couche électriquement isolante (3) étant rugueuse. [Revendication 2] Substrat selon la revendication 1, dans lequel ladite surface (6) de la couche de carbure de silicium (5) présente une rugosité supérieure ou égale à 10 nm RMS, de préférence supérieure ou égale à 100 nm RMS. [Revendication 3] Substrat selon la revendication 1 ou la revendication 2, dans lequel la couche de carbure de silicium (5) présente une épaisseur comprise entre 1 nm et 5 nm. [Revendication 4] Substrat selon l’une des revendications précédentes, comprenant en outre une couche de piégeage de charges (8) en silicium polycristallin agencée entre la couche de carbure de silicium (5) et la couche électriquement isolante (3). [Revendication 5] Substrat selon l’une des revendications précédentes, dans lequel le substrat support (1) est monocristallin. [Revendication 6] Substrat selon l’une des revendications précédentes, dans lequel la couche électriquement isolante (3) est une couche d’oxyde de silicium. [Revendication 7] Procédé de fabrication d’un substrat (1) de type semi-conducteur sur isolant pour des applications radiofréquences, caractérisé en ce qu’il comprend les étapes suivantes : - fourniture d’un substrat support (2) en silicium, - rugosification d’une surface libre (9) du substrat support (2) par gravure sélective, - formation d’une couche de carbure de silicium (5) sur la surface rugosifiée (9), - formation d’une couche de collage sur la couche de carbure de silicium (5), - transfert d’une couche électriquement isolante (3) et d’une couche semi-conductrice monocristalline (4) sur la couche de collage, la couche électriquement isolante (3) étant à l’interface avec la couche de collage. [Revendication 8] Procédé de fabrication selon la revendication 7, dans lequel l’étape de rugosification comprend une gravure sélective selon des plans cristallins de la surface libre (9) du substrat support (2). [Revendication 9] Procédé de fabrication selon la revendication 7, dans lequel l’étape de rugosification comprend : - la nucléation d’îlots (10) de carbure de silicium sur la surface libre (9) du substrat support (2) par exposition de ladite surface libre à un gaz précurseur contenant des espèces chimiques carbonées qui engendre une réaction desdites espèces chimiques carbonées avec du silicium du substrat support (1), - la gravure sélective des zones (11) de la surface libre du substrat support séparant les îlots. [Revendication 10] Procédé de fabrication selon la revendication 8 ou la revendication 9, dans lequel la gravure sélective est réalisée par voie sèche. [Revendication 11] Procédé de fabrication selon la revendication 10, dans lequel la gravure sélective par voie sèche est réalisée avec de l’acide chlorhydrique. [Revendication 12] Procédé de fabrication selon l’une des revendications 7 à 11, dans lequel la couche de carbure de silicium (5) est formée par exposition de ladite surface rugosifiée à un gaz précurseur contenant des espèces chimiques carbonées qui engendre une réaction desdites espèces chimiques carbonées avec du silicium du substrat support (2). [Revendication 13] Procédé de fabrication selon l’une des revendications 7 à 12, dans lequel la couche de carbure de silicium (5) sur la surface rugosifiée (9) du substrat support est formée par dépôt chimique en phase vapeur. [Revendication 14] Procédé de fabrication selon l’une des revendications 7 à 13, comprenant en outre, avant le transfert de la couche électriquement isolante (3) et de la couche semi-conductrice (4), le dépôt d’une couche de piégeage de charges (8) en silicium polycristallin sur la couche de carbure de silicium (5). [Revendication 15] Procédé selon l’une des revendications 7 à 13, dans lequel l’étape de transfert comprend : - la fourniture d’un substrat donneur recouvert d’une couche électriquement isolante (3), - la formation d’une zone de fragilisation dans le substrat donneur, de sorte à délimiter une couche semi-conductrice (4), - le collage du substrat donneur sur le substrat support (2) par l’intermédiaire de la couche électriquement isolante (3) et de la couche de collage,- le détachement du substrat donneur le long de la zone de fragilisation, de sorte à transférer la couche semi-conductrice (4) sur le substrat support (2).
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1873888A FR3091011B1 (fr) | 2018-12-21 | 2018-12-21 | Substrat de type semi-conducteur sur isolant pour des applications radiofréquences |
| CN201980082744.3A CN113196461A (zh) | 2018-12-21 | 2019-12-19 | 用于射频应用的绝缘体上半导体衬底 |
| US17/416,948 US20220076991A1 (en) | 2018-12-21 | 2019-12-19 | Substrate of the semi-conductor-on-insulator type for radiofrequency applications |
| EP19848883.5A EP3900029A1 (fr) | 2018-12-21 | 2019-12-19 | Substrat de type semi-conducteur sur isolant pour des applications radiofréquences |
| PCT/FR2019/053192 WO2020128354A1 (fr) | 2018-12-21 | 2019-12-19 | Substrat de type semi-conducteur sur isolant pour des applications radiofréquences |
| SG11202105731RA SG11202105731RA (en) | 2018-12-21 | 2019-12-19 | Semiconductor-on-insulator substrate for radio-frequency applications |
| JP2021528376A JP7342330B2 (ja) | 2018-12-21 | 2019-12-19 | 無線周波数用途のための半導体・オン・インシュレータ基板 |
| KR1020217022738A KR20210105403A (ko) | 2018-12-21 | 2019-12-19 | 라디오-주파수 애플리케이션들을 위한 절연체-상-반도체 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1873888A FR3091011B1 (fr) | 2018-12-21 | 2018-12-21 | Substrat de type semi-conducteur sur isolant pour des applications radiofréquences |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3091011A1 true FR3091011A1 (fr) | 2020-06-26 |
| FR3091011B1 FR3091011B1 (fr) | 2022-08-05 |
Family
ID=67185145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1873888A Active FR3091011B1 (fr) | 2018-12-21 | 2018-12-21 | Substrat de type semi-conducteur sur isolant pour des applications radiofréquences |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20220076991A1 (fr) |
| EP (1) | EP3900029A1 (fr) |
| JP (1) | JP7342330B2 (fr) |
| KR (1) | KR20210105403A (fr) |
| CN (1) | CN113196461A (fr) |
| FR (1) | FR3091011B1 (fr) |
| SG (1) | SG11202105731RA (fr) |
| WO (1) | WO2020128354A1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3141281A1 (fr) | 2022-10-25 | 2024-04-26 | Commissariat A L' Energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d’un empilement semiconducteur hautement résistif et empilement associé |
| WO2024089359A1 (fr) * | 2022-10-27 | 2024-05-02 | Soitec | Procédé de formation d'une couche de carbure de silicium |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3104318B1 (fr) * | 2019-12-05 | 2023-03-03 | Soitec Silicon On Insulator | Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite |
| FR3116151A1 (fr) * | 2020-11-10 | 2022-05-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de formation d’une structure de piegeage d’un substrat utile |
| CN117750868B (zh) * | 2024-02-20 | 2024-05-10 | 北京青禾晶元半导体科技有限责任公司 | 一种复合压电衬底及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170062452A1 (en) * | 2015-08-31 | 2017-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Substrate fabrication method to improve rf (radio frequency) device performance |
| WO2017142849A1 (fr) * | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Structure de semi-conducteur sur isolant comprenant une couche enfouie à haute résistivité |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264387A (en) * | 1992-10-27 | 1993-11-23 | International Business Machines Corporation | Method of forming uniformly thin, isolated silicon mesas on an insulating substrate |
| JPH08293619A (ja) * | 1995-04-25 | 1996-11-05 | Sanyo Electric Co Ltd | 多結晶シリコン半導体，光起電力装置及び多結晶シリコン半導体の形成方法 |
| KR20030059936A (ko) * | 2002-01-03 | 2003-07-12 | 강윤묵 | 실리콘 나노 결정을 형성하는 새로운 공정. |
| KR100552382B1 (ko) * | 2003-02-28 | 2006-02-15 | (주)아이블포토닉스 | 강유전체 단결정을 이용한 단결정성 막 제조 |
| US20090152684A1 (en) * | 2007-12-18 | 2009-06-18 | Li-Peng Wang | Manufacture-friendly buffer layer for ferroelectric media |
| CN102983167B (zh) * | 2008-03-13 | 2015-06-17 | Soitec公司 | 半导体结构 |
| JP5942948B2 (ja) * | 2013-09-17 | 2016-06-29 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ |
| US9847329B2 (en) * | 2014-09-04 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure of fin feature and method of making same |
| WO2016081367A1 (fr) * | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | Substrat de silicium sur isolant de grande résistivité comprenant une couche de piégeage de charge formée par co-implantation he-n2 |
| WO2016149113A1 (fr) * | 2015-03-17 | 2016-09-22 | Sunedison Semiconductor Limited | Couche de piégeage de charge thermiquement stable destinée à être utilisée dans la fabrication de structures semi-conducteur sur isolant |
| EP3144958B1 (fr) * | 2015-09-17 | 2021-03-17 | Soitec | Structure pour des applications de radiofréquence et procédé de fabrication d'une telle structure |
| US9831115B2 (en) * | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
| FR3048306B1 (fr) * | 2016-02-26 | 2018-03-16 | Soitec | Support pour une structure semi-conductrice |
-
2018
- 2018-12-21 FR FR1873888A patent/FR3091011B1/fr active Active
-
2019
- 2019-12-19 CN CN201980082744.3A patent/CN113196461A/zh active Pending
- 2019-12-19 SG SG11202105731RA patent/SG11202105731RA/en unknown
- 2019-12-19 JP JP2021528376A patent/JP7342330B2/ja active Active
- 2019-12-19 WO PCT/FR2019/053192 patent/WO2020128354A1/fr unknown
- 2019-12-19 US US17/416,948 patent/US20220076991A1/en not_active Abandoned
- 2019-12-19 EP EP19848883.5A patent/EP3900029A1/fr active Pending
- 2019-12-19 KR KR1020217022738A patent/KR20210105403A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170062452A1 (en) * | 2015-08-31 | 2017-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Substrate fabrication method to improve rf (radio frequency) device performance |
| WO2017142849A1 (fr) * | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Structure de semi-conducteur sur isolant comprenant une couche enfouie à haute résistivité |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3141281A1 (fr) | 2022-10-25 | 2024-04-26 | Commissariat A L' Energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d’un empilement semiconducteur hautement résistif et empilement associé |
| WO2024088942A1 (fr) | 2022-10-25 | 2024-05-02 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d'un empilement semiconducteur hautement résistif et empilement associé |
| WO2024089359A1 (fr) * | 2022-10-27 | 2024-05-02 | Soitec | Procédé de formation d'une couche de carbure de silicium |
| FR3141557A1 (fr) * | 2022-10-27 | 2024-05-03 | Soitec | Procédé de formation d’une couche de carbure de silicium |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020128354A1 (fr) | 2020-06-25 |
| US20220076991A1 (en) | 2022-03-10 |
| KR20210105403A (ko) | 2021-08-26 |
| FR3091011B1 (fr) | 2022-08-05 |
| EP3900029A1 (fr) | 2021-10-27 |
| CN113196461A (zh) | 2021-07-30 |
| SG11202105731RA (en) | 2021-07-29 |
| JP2022510822A (ja) | 2022-01-28 |
| JP7342330B2 (ja) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3091011A1 (fr) | Substrat de type semi-conducteur sur isolant pour des applications radiofréquences | |
| EP1008169B1 (fr) | Realisation de microstructures ou de nanostructures sur un support | |
| FR2845523A1 (fr) | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| EP3127142B1 (fr) | Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue | |
| EP1938362A1 (fr) | Procede de fabrication d'un element en couches minces | |
| FR2896338A1 (fr) | Procede de realisation d'une couche monocristalline sur une couche dielectrique | |
| EP1829100A1 (fr) | Procede de report d'un circuit sur un plan de masse | |
| EP3818561A1 (fr) | Substrat pour un dispositif integre radioafrequence et son procede de fabrication | |
| FR2946478A1 (fr) | Resonateur a ondes de volume. | |
| EP2912682B1 (fr) | Procede de fabrication d'une structure semiconductrice | |
| EP1337683B1 (fr) | Procede d'auto-organisation de microstructures ou de nanostructures et dispositif associe obtenu | |
| EP3809450A1 (fr) | Procede d'hetero-integration d'un materiau semi-conducteur d'interet sur un substrat de silicium | |
| EP0472452A1 (fr) | Transistor de puissance et procédé de réalisation | |
| EP4030467B1 (fr) | Procédé de collage direct hydrophile de substrats | |
| EP4088312A1 (fr) | Procede de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| FR3027451A1 (fr) | Substrat et procede de fabrication d'un substrat | |
| WO2020136343A1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences | |
| FR3098014A1 (fr) | Composé intermétallique | |
| EP4016585B1 (fr) | Dispositif électronique en carbure de silicium et son procédé de fabrication | |
| WO2024133682A1 (fr) | Substrat comprenant des tranchées et procédés de fabrication associés | |
| EP2259304A1 (fr) | Procédé de formation d'un niveau d'un circuit intégré par intégration tridimensionnelle séquentielle | |
| EP0279752A1 (fr) | Procédé de formation de trous de passage métallisés de hauteurs inégales | |
| FR3107783A1 (fr) | Procédé de fabrication d’un transistor bipolaire et transistor bipolaire susceptible d’être obtenu par un tel procédé | |
| FR3091010A1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d’une telle structure | |
| FR2658952A1 (fr) | Procede de realisation de memoires haute densite. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20200626 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |