JP2022516600A - 無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板を製造するためのプロセス及び係る構造を製造するためのプロセス - Google Patents
無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板を製造するためのプロセス及び係る構造を製造するためのプロセス Download PDFInfo
- Publication number
- JP2022516600A JP2022516600A JP2021532344A JP2021532344A JP2022516600A JP 2022516600 A JP2022516600 A JP 2022516600A JP 2021532344 A JP2021532344 A JP 2021532344A JP 2021532344 A JP2021532344 A JP 2021532344A JP 2022516600 A JP2022516600 A JP 2022516600A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- temperature
- charge trapping
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 172
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000012212 insulator Substances 0.000 title claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 57
- 230000003647 oxidation Effects 0.000 claims abstract description 41
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 230000003313 weakening effect Effects 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 4
- 229910010093 LiAlO Inorganic materials 0.000 claims description 3
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 21
- 230000002441 reversible effect Effects 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 9
- 239000002245 particle Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本発明は、無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板（３０）を製造するためのプロセスに関し、単結晶材料で作られたベース基板（１）及びベース基板（１）上に配置されたポリシリコンで作られた電荷トラッピング層（２）を備える半導体基板を用意するステップと、電荷トラッピング層上に配置される酸化物層（３）を形成するために前記電荷トラッピング層（２）を酸化するステップとを含み、プロセスは、電荷トラッピング層（２）が下記の方法、７５０℃と１０００℃との間で構成される第１の温度（Ｔ１）で酸化を開始するステップと、第１の温度（Ｔ１）よりも低くそして７５０℃と８７５℃との間で構成される第２の温度（Ｔ２）まで温度を低下させるステップと、第２の温度（Ｔ２）で酸化を続けるステップとで８７５℃以下の温度で少なくとも部分的に酸化されることを特徴とする。【選択図】 図２
Description
本発明は、無線周波数用途のための半導体・オン・インシュレータ構造を生産するための「レシーバ基板」と呼ばれる基板の製造に関する。本発明はさらに、レシーバ基板への、「ドナー基板」と呼ばれる第２の基板の層の移転を介して係る構造を製造するためのプロセスにも関する。
半導体がシリコンであるときにその特定の例がシリコン・オン・インシュレータ（ＳＯＩ）構造である、半導体・オン・インシュレータ構造（頭字語ＳｅＯＩ）の製造の状況では、ドナー基板がレシーバ基板にボンディングされる。
一般に、ドナー基板は、単結晶半導体基板、例えば単結晶シリコン基板を含み、そしてレシーバ基板は、ドナー基板からレシーバ基板へ移転されなければならない薄い半導体層のためのキャリアとして作用するように特に意図された少なくとも１つのベース基板を含む。
酸化物層が、ドナー基板上に又はレシーバ基板上に形成され、そのため、前記酸化物層は、ドナー基板とレシーバ基板とがボンディングされた後でボンディング界面のところに配置される。酸化物層は、そのときには「埋め込まれた」と言われ、埋め込み酸化物（Ｂｕｒｉｅｄ ＯＸｉｄｅ）に関して「ＢＯＸ」と呼ばれる。
無線周波数（ＲＦ）用途に関して、ベース層と埋め込み酸化物層との間の界面のところに存在する電荷をトラップするために、ポリシリコン（多結晶シリコン）層が埋め込み酸化物層の下のレシーバ基板へと組み込まれる。このポリシリコン層は、ボンディングの前にレシーバ基板のベース層上に配置される。
酸化物層は、「ダイレクトボンディング」と呼ばれる第１のプロセスを使用してドナー基板の単結晶半導体で作られた基板上、又は「リバースボンディング」と呼ばれる第２のプロセスを使用してレシーバ基板のポリシリコン層上のいずれかに形成される。
図１を参照して、ダイレクトボンディングプロセスでは、ポリシリコン（多結晶シリコン）で作られた電荷トラッピング層２で覆われたベース基板１を含むレシーバ基板１０、及び単結晶半導体で作られた基板４を含むドナー基板２０が用意される。ドナー基板の単結晶材料で作られた基板は、酸化物層３を形成するために酸化される。
次に、単結晶材料で作られた前記層４に「弱化ゾーン」と呼ばれるゾーンを形成するために、原子種が酸化物層３を通して単結晶材料で作られた層４へと注入される。弱化ゾーンは、移転されるべき層の厚さに実質的に対応する所定の深さのところに作り出される。移転されるべき層は、そのときには、酸化物層及び単結晶基板のセグメントを含む。
ドナー基板２０は、次いでレシーバ基板１０にボンディングされ、ポリシリコン層２及び酸化物層３がボンディング界面のところにあり、次いで、酸化物層３及び単結晶基板のセグメントをレシーバ基板１０へ移転させるために、ドナー基板２０が弱化ゾーンに沿って切り離される。
ダイレクトボンディングプロセスは、酸化物層がドナー基板上に配置されるという欠点を有する。したがって、注入中に、原子種は、単結晶層に達する前に酸化物層を通過しなければならず、これが高い注入エネルギーを必要とする。ここで、注入エネルギーが高いほど、注入すべきイオンの量は多くなければならず、そして注入電流（電流密度）が低いほど、生産コストの増加に結びつき、プロセスの実行可能性を制限し、特に酸化物層の最大厚さを制限する。加えて、ドナー基板の一部が酸化物層を形成するために消費されるので、このプロセスは、ドナー基板の再使用性を低下させる。
図２を参照して、リバースボンディングプロセスでは、ポリシリコンで作られた電荷トラッピング層２で覆われたベース基板１を含むレシーバ基板１０及び単結晶半導体で作られた基板４を含むドナー基板２０が用意される。しかしながら、ダイレクトボンディングプロセスとは対照的に、酸化物層３が電荷トラッピング層２の酸化を介してレシーバ基板１０上に直接形成される。
弱化ゾーンを形成するために、原子種の注入は、このときには、ドナー基板の単結晶材料で作られた層４へ直接実行され、そして酸化物層３を通過しない。移転されるべき層は、そのときには単結晶基板のセグメントを単独で含む。
ドナー基板は、次いで、レシーバ基板にボンディングされ、単結晶基板及び酸化物層がボンディング界面のところにあり、次いで、レシーバ基板へ単結晶基板のセグメントを移転させるために、ドナー基板が弱化ゾーンに沿って切り離される。
リバースボンディングプロセスは、生産コストを低下させること及びドナー基板の再利用性を改善することを可能にする。
対照的に、ポリシリコン層上に形成された酸化物層は、ダイレクトボンディングプロセスにおいて（特に単結晶シリコンの問題であるときに）ドナー基板の単結晶材料上の成長によって得られた酸化物層に対して、余りにも低い絶縁破壊電圧（Ｖｂｄ）を有する。絶縁破壊電圧は、無線周波数用途に適合するためには余りにも低い。
この記述を図説するために、図３は、様々なレシーバ基板についての、センチメートル当たりのメガボルト（ＭＶ／ｃｍ）での電界の関数として、電流、アンペア（Ａ）の変化をプロットするグラフを示し、レシーバ基板には、埋め込み酸化物層が、先行技術によるダイレクトボンディング（図１のものなどの基板）又はリバースボンディング（図２のものなどの基板）によって形成された。
Ｄ１及びＤ２として参照されたグラフ中の右の２つの曲線は、ダイレクトボンディングによって得られた２つの基板に対応する。これら２つの基板では、酸化物層が、ドナー基板の単結晶半導体の酸化によって形成され、次いで電荷トラッピング層へ移転された。
Ｉ１、Ｉ２、Ｉ３、Ｉ４、及びＩ５として参照されたグラフ中の左の５つの曲線は、リバースボンディングによって得られた５つの基板に対応する。５つの基板には、酸化物層が、レシーバ基板の多結晶シリコンで作られた電荷トラッピング層の酸化によって形成された。
電流は、酸化物層上に配置された一片のアルミニウム及び測定プローブを用いて、グランドと基板の自由表面との間で測定された。
ダイレクトボンディングに関して、２つの曲線Ｄ１及びＤ２は、基板が約７ＭＶ／ｃｍの短絡の前に耐えることができる最大電界に対応する勾配の急変を示す。曲線Ｄ２に対応する最大電界の値は、曲線Ｄ１に対応する最大電界の値よりもわずかに大きい。
リバースボンディングに関して、５つの曲線Ｉ１、Ｉ２、Ｉ３、Ｉ４、及びＩ５は、基板が約３ＭＶ／ｃｍの短絡の前に耐えることができる最大電界に対応する勾配の急変を示す。最大電界の値は、Ｉ１とＩ５との間で増加する。
比較によって、最大電界の値が、ダイレクトボンディングによって得られた最大電界の値に対してリバースボンディングによって得られた基板に関して明らかに低いことを見ることができる。曲線の２つの組の間の平均距離は、約４ＭＶ／ｃｍである。
リバースボンディングによる基板の製造は、これゆえ最大電界の低下を引き起こし、これが絶縁破壊電圧の対応する低下という結果をもたらす。
本発明の１つの目的は、前述の欠点が克服されることを可能にするプロセスを提供することである。本発明は、レシーバ基板が半導体・オン・インシュレータ構造用に製造されることを可能にするこのようなプロセスを提供することを目的とし、レシーバ基板の埋め込み酸化物層は、生産コストを制限しながら無線周波数用途のために十分な絶縁破壊電圧を保有する。
この目的のために、本発明は、無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板を製造するためのプロセスであって、
単結晶材料で作られたベース層及びベース層上に配置されたポリシリコンで作られた電荷トラッピング層を備える半導体基板を用意するステップと、
前記電荷トラッピング層上に配置される酸化物層を形成するために前記電荷トラッピング層を酸化するステップと
を含み、このプロセスは、上記電荷トラッピング層が下記の方法、
７５０℃と１０００℃との間で構成される第１の温度で酸化を開始するステップと、
第１の温度よりも低くそして７５０℃と８７５℃との間で構成される第２の温度まで温度を低下させるステップと、
第２の温度で酸化を続けるステップと
で８７５℃以下の温度で少なくとも部分的に酸化されることを主に特徴とする、プロセスを提案する。
単結晶材料で作られたベース層及びベース層上に配置されたポリシリコンで作られた電荷トラッピング層を備える半導体基板を用意するステップと、
前記電荷トラッピング層上に配置される酸化物層を形成するために前記電荷トラッピング層を酸化するステップと
を含み、このプロセスは、上記電荷トラッピング層が下記の方法、
７５０℃と１０００℃との間で構成される第１の温度で酸化を開始するステップと、
第１の温度よりも低くそして７５０℃と８７５℃との間で構成される第２の温度まで温度を低下させるステップと、
第２の温度で酸化を続けるステップと
で８７５℃以下の温度で少なくとも部分的に酸化されることを主に特徴とする、プロセスを提案する。
８７５℃以下の温度は、トラッピング層の酸化が先行技術で通常実行される温度よりも低い。具体的に、出願人は、無線周波数分野の当業者が特に出版物［１］によって例証されたような現在の知識に基づいて予想されるはずのものとは対照的に、電荷トラッピング層の酸化の温度を低下させることが、形成される酸化物層の絶縁破壊電圧を高くすることを可能にすることを発見したことは驚くべきことである。
ポリシリコンで作られた電荷トラッピング層の酸化は、ポリシリコンを消費し、そして酸化物の形成の速度は、ポリシリコン粒子の結晶方位に依存する。このように、ポリシリコン層の結晶粒子が種々に配向されるという事実は、これらの粒子から形成されるシリコン酸化物を異なる速度で成長させる。例えば、酸化物は、＜１００＞方向及び＜１１１＞方向に配向した粒子から、同じ＜１００＞方向及び＜１１１＞方向に異なる速度で成長する。＜１００＞及び＜１１１＞という指数は、ミラー指数であり、この指数は結晶内の面の方位が決定されることを可能にし、これゆえ、結晶構造内の結晶粒子の方位が表現される。
ポリシリコンの結晶粒子の方位に依存する酸化物の成長速度のこれらの違いは、結晶構造内部に、最も特に、成長中の酸化物層とその下にあるポリシリコン層との間の界面のところに機械的応力を発生する。成長中の酸化物層の体積が増加するので、そして酸化が進行するので、これらの応力は、ポリシリコン表面のところで増幅される。
他の態様によれば、提案したプロセスは、下記の様々な特徴を有し、これらの特徴は、単独で又は技術的に実行できるこれらの組み合わせで実装されてもよく、
電荷トラッピング層が、７５０℃以上の温度で少なくとも部分的に酸化される。酸化速度が、したがって産業上の必要条件にさらに適合し、そして経済的に実行可能なままであり、
第１の温度Ｔ１から上記第２の温度Ｔ２への温度の低下が、徐々であり、
酸化物層の厚さの少なくとも５０％、好ましくは少なくとも７０％が、第１の温度Ｔ１で作られ、そして酸化物層の厚さの少なくとも２０％、好ましくは少なくとも３０％が、第２の温度Ｔ２で作られ、
形成された酸化物層が、２００ｎｍと３００ｎｍとの間で構成される厚さを有し、
電荷トラッピング層が、２０ｎｍと５００ｎｍとの間で構成される厚さを有し、
電荷トラッピング層が、反応炉内で低圧化学気相堆積によって単結晶材料で作られたベース基板の上に事前に堆積される。
電荷トラッピング層が、７５０℃以上の温度で少なくとも部分的に酸化される。酸化速度が、したがって産業上の必要条件にさらに適合し、そして経済的に実行可能なままであり、
第１の温度Ｔ１から上記第２の温度Ｔ２への温度の低下が、徐々であり、
酸化物層の厚さの少なくとも５０％、好ましくは少なくとも７０％が、第１の温度Ｔ１で作られ、そして酸化物層の厚さの少なくとも２０％、好ましくは少なくとも３０％が、第２の温度Ｔ２で作られ、
形成された酸化物層が、２００ｎｍと３００ｎｍとの間で構成される厚さを有し、
電荷トラッピング層が、２０ｎｍと５００ｎｍとの間で構成される厚さを有し、
電荷トラッピング層が、反応炉内で低圧化学気相堆積によって単結晶材料で作られたベース基板の上に事前に堆積される。
本発明はまた、無線周波数用途のための半導体・オン・インシュレータ構造を製造するためのプロセスに関し、このプロセスは、
上述したようなレシーバ基板を製造するステップと、
単結晶基板を含むドナー基板を用意するステップと、
レシーバ基板にドナー基板をボンディングするステップと、
レシーバ基板にドナー基板の層を移転するステップと
を含むことを特徴とする。
上述したようなレシーバ基板を製造するステップと、
単結晶基板を含むドナー基板を用意するステップと、
レシーバ基板にドナー基板をボンディングするステップと、
レシーバ基板にドナー基板の層を移転するステップと
を含むことを特徴とする。
他の態様によれば、提案したプロセスは、下記の様々な特徴を有し、これらの特徴は、単独で又は技術的に実行できるこれらの組み合わせで実装されてもよく、
ドナー基板から移転された層が、半導体を含み、
ドナー基板から移転された層が、強誘電性材料を含み、
強誘電性材料が、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３、ＫＴａＯ３から選択され、
前記移転が、
移転されるべき単結晶半導体又は強誘電性材料の層を画定する弱化ゾーンを形成するためにドナー基板に原子種を注入するステップと、
レシーバ基板にドナー基板をボンディングするステップであって、酸化物層及び移転すべき単結晶半導体又は強誘電性材料の層がボンディング界面のところにある、ボンディングするステップと、
レシーバ基板へ単結晶半導体又は強誘電性材料の層を移転させるために弱化ゾーンに沿ってドナー基板を切り離すステップであって、酸化物層が電荷トラッピング層と単結晶半導体又は強誘電性材料の移転すべき層との間に配置される、切り離すスッテプと
を含む。
ドナー基板から移転された層が、半導体を含み、
ドナー基板から移転された層が、強誘電性材料を含み、
強誘電性材料が、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３、ＫＴａＯ３から選択され、
前記移転が、
移転されるべき単結晶半導体又は強誘電性材料の層を画定する弱化ゾーンを形成するためにドナー基板に原子種を注入するステップと、
レシーバ基板にドナー基板をボンディングするステップであって、酸化物層及び移転すべき単結晶半導体又は強誘電性材料の層がボンディング界面のところにある、ボンディングするステップと、
レシーバ基板へ単結晶半導体又は強誘電性材料の層を移転させるために弱化ゾーンに沿ってドナー基板を切り離すステップであって、酸化物層が電荷トラッピング層と単結晶半導体又は強誘電性材料の移転すべき層との間に配置される、切り離すスッテプと
を含む。
単結晶半導体又は強誘電性材料が、ドナー基板の表面のところに位置することが好ましく、原子種の注入が前記表面を通して直接実行される。
本発明の他の利点及び特徴は、次の添付した図を参照して、実例であり非限定的な例として与えられた下記の説明を読むと明確になるであろう。
図の見やすさの目的で、基板を形成する様々な層は、必ずしも等尺で示される必要がない。
本発明は、無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板（３０）を製造するためのプロセスに関し、下記のステップを含む。
本発明によるプロセスは、リバースボンディングプロセスである。このプロセスは、図２を参照して、単結晶材料で作られたベース基板１及びベース基板上に配置されたポリシリコンで作られた電荷トラッピング層２を備える半導体基板１０を用意するステップで、前記電荷トラッピング層上に配置される酸化物層３を形成するために電荷トラッピング層２を酸化するステップが続く。
電荷トラッピング層２は、ベース基板１上にエピタキシによって形成されるか、又は代替で特に化学気相堆積（ＣＶＤ）により前記ベース基板上に堆積されてもよい。
電荷トラッピング層２は、７５０℃と８７５℃との間で構成される温度で少なくとも部分的に酸化される。
このようなプロセスは、リバースボンディングによって、レシーバ基板３０を形成することを可能にし、このレシーバ基板の酸化物層は、酸化が８７５℃よりも高い温度で実行されるときよりも高い絶縁破壊電圧を有する。
形成された酸化物層３は、数１００ナノメートル（ｎｍ）の厚さ、２００ｎｍと４００ｎｍとの間で構成される厚さを有することが好ましい。
酸化の後で残っている電荷トラッピング層は、２０ｎｍと５００ｎｍとの間で構成される厚さを有することが好ましい。
「少なくとも部分的に」という表現は、酸化の全体が７５０℃と８７５℃との間で構成される温度で実行されること、又は酸化の一部だけが７５０℃と８７５℃との間で構成される温度で実行されることを意味する。
１つの実施形態によれば、電荷トラッピング層２が７５０℃と１０００℃との間で構成される温度Ｔ１で酸化されることから始めて、次いで、温度はＴ１より低くそして７５０℃と８７５℃との間で構成される温度Ｔ２が達せられるまで直ちに又は徐々に下げられ、酸化がさらにまた続けられる。
温度Ｔ１は、これゆえ８７５℃よりも低いことがあり、又は実際には８７５℃よりも高く、例えば、９００℃若しくは９５０℃に等しいことがある。
この実施形態では、酸化物層３の上側セグメントは温度Ｔ１で作られ、一方、酸化物層３の下側セグメントは温度Ｔ１よりも低い温度Ｔ２で作られる。具体的には、電荷トラッピング層２は、その上面から下面へと酸化され、そして酸化界面は、反応が進むにつれて上面から下面へと移動する。
この実施形態は、酸化速度が温度とともに増加するので電荷トラッピング層２の上側セグメントの酸化速度が増加すること、そしてこれゆえトラッピング層を酸化するために必要な時間が減少することを可能にする。
酸化物層３の絶縁破壊電圧の上昇は、酸化の全体が７５０℃と８７５℃との間で構成される温度で実行される場合、及び酸化の一部だけが７５０℃と８７５℃との間で構成される温度で実行される場合の両方で観測される。具体的には、前記電荷トラッピング層２とベース基板との間の界面から電荷トラッピング層の自由表面に向けて延びる電荷トラッピング層２の少なくとも１つのセグメントに関して７５０℃と８７５℃との間で構成される温度で酸化されることが単純に必要である。
７５０℃と８７５℃との間で構成される温度で作られる電荷トラッピング層のセグメントを最小にし、これゆえ酸化ステップの合計の長さを最小にするために、酸化パラメータを調節することが可能である。
１つの実施形態によれば、酸化物層３の厚さの少なくとも５０％、好ましくは少なくとも７０％が、第１の温度Ｔ１で作られ、そして酸化物層の厚さの少なくとも２０％、好ましくは少なくとも３０％が、第２の温度Ｔ２で作られる。
温度の関数として酸化物層を成長させるためにかかる時間の変化の検討が、種々の結晶方位の結晶について実行されてきている。
図４は、ミラー指数＜１００＞（曲線Ｅ１）及び＜１１１＞（曲線Ｅ２）を有する酸化物結晶について（度摂氏での）温度の関数として４００ｎｍの厚さの酸化物層の（時間での）成長時間を示すグラフである。
図５は、（度摂氏での）温度の関数として図４のミラー指数＜１００＞（曲線Ｅ１）及び＜１１１＞（曲線Ｅ２）を有する酸化物結晶間の（相対パーセントでの）成長速度の相対的な違いΔｖを示すグラフである。
これらの結果は、温度が低いほど、異なる＜１００＞及び＜１１１＞結晶方位の結晶間の成長速度の違いが大きいことを示す。特に、この相対的な違いは、温度が８７５℃であるときに約４８％であり、それから８７５℃よりも低い温度に対して５０％より高く増加する。
対照的に、温度が高いほど、異なる＜１００＞及び＜１１１＞結晶方位の結晶間の成長速度の違いが小さくなる。特に、この違いは、温度が１２００℃であるときには約９％である。
加えて、酸化時間は、１０００℃よりも低い温度に関して、さらにもっと８５０℃よりも低い温度に関して非常に大きく増加する。このように、このプロセスを産業上の必要条件に適合する時間で実行されそして経済的に実行可能であり続けることを可能にするために、７５０℃よりも低く低下させないことが望ましい。
電荷トラッピング層２の酸化は、ベース基板１の反対側の酸化を同時にともなう。基板の２つの側の間の材料の違いのために、ベース基板１及び電荷トラッピング層２を含む半導体基板１０は変形する。この変形は、全体の基板に影響を及ぼし、すなわち、基板の湾曲はその全体で、湾曲が凹型又は凸型になるように変形される。基板が円盤形状であるときには、基板は、変形の後で全体として放物面形状を有するだろう。
より正確には、酸化中には、電荷トラッピング層２は、成長中の酸化物層３の機械的応力を支える。基板は、次いで凸型に変形する。
「凸型」及び「凹型」という用語は、本明細書で下記に説明するドナー基板とのボンディング界面を形成することを意図する基板３０の側の湾曲に関すると理解されるべきであり、この側は、「表側」と呼ばれる。このように、表側の湾曲が凸型であるときに、基板は「凸型」であると言われ、そして表側の湾曲が凹型であるときに、基板は「凹型」であると言われる。
図６に示した基板３０は、凸型に変形している。表側３１は上側である。裏側３２は表側に平行である。
基板の湾曲は、バウと呼ばれそしてＢｗと記される大きさパラメータを介して典型的には定量化される。
Ｂｗは、基板のメジアン平面Ｐｍ（破線により示される）の中心点Ｃと基板が載る基準ホルダに対応する基準平面Ｐとの間の距離に対応する。Ｂｗは、（図６に示したような）凸型湾曲の場合は正であり、凹型湾曲の場合は負である。
出願人は、先行技術よりも低い温度で、そして特に７５０℃と８７５℃との間で構成される温度で電荷トラッピング層２の酸化の少なくとも一部を実行することが、バウＢｗを減少させることを可能にすることにさらに言及している。ベース基板１との界面のところの電荷トラッピング層２の下側表面と酸化物３との界面のところの電荷トラッピング層の上側表面との間の湾曲の違いが、このように減少され、このことはしたがって電荷トラッピング層内部の機械的応力を低下させる。
上述したプロセスを使用して得られたレシーバ基板３０から、無線周波数用途のための半導体・ノン・インシュレータ構造は、プロセスのステップが下記に説明される製造プロセスを使用して製造される。
次々と、ベース基板１、電荷トラッピング層２、及び酸化物層３を備えるレシーバ基板３０が用意される。ドナー基板と呼ばれる、単結晶材料で作られる第２の基板もまた用意される。
ドナー基板は、半導体基板を含むことが好ましい。
弱化ゾーンが、移転されるべき層を画定するように前記ドナー基板に形成される。
移転されるべき層は、半導体層であることが好ましい。
弱化ゾーンが、移転されるべき層の厚さに実質的に対応する所定の深さのところのドナー基板内に形成される。弱化ゾーンは、ドナー基板中へ、原子種、例えば、水素原子及び／又はヘリウム原子を注入することによって作り出されることが好ましい。実際には、原子種の注入は、ドナー基板の自由表面のところの単結晶材料を通して直接実行されることが好ましい。
ドナー基板は、次いで、レシーバ基板にボンディングされる。酸化物層及び移転されるべき層は、ボンディング界面のところに配置される。
ドナー基板は、次いで、レシーバ基板へ層を移転させるために、弱化ゾーンに沿って切り離される（スマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）プロセス）。酸化物層が電荷トラッピング層と移転された層との間に配置される最終構造が、このように得られる。
或いは、層は、層に対する所望の厚さが得られるまで、ボンディング界面とは反対の側からドナー基板をシンニングすることによって移転されてもよい。
１つの実施形態によれば、ドナー基板の移転されるべき層は、強誘電性材料を含む。
強誘電性材料は、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３及びＫＴａＯ３から選択されることが有利である。
移転されるべき前記単結晶層のドナー基板は、例えば、直径１５０ｍｍ又は２００ｍｍの標準化されたサイズの円形ウェハの形態を取ることができる。本発明は、しかしながらこれらの寸法に又はこの形態に決して限定されない。ウェハは、予め決めた結晶方位を有するドナー基板を形成するように、強誘電体材料のインゴットから得られていてもよい。或いは、ドナー基板は、キャリア基板に接合された強誘電性材料の層を含むことができる。
移転されるべき強誘電性材料の単結晶層の結晶方位は、意図された用途に応じて選択される。このように、材料ＬｉＴａＯ３に関して、特に、ＳＡＷフィルタ（ＳＡＷは表面弾性波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｉｔｃ Ｗａｖｅ）の頭字語である）を形成するために薄層の特性を利用することが望まれる場合では、３０°と６０°ＸＹとの間、又は４０°と５０°ＸＹとの間で構成される方位を選択することが定型である。材料ＬｉＮｂＯ３に関して、約１２８°ＸＹの方位を選択することが定型である。しかしながら、本発明は、特定の結晶方位に決して限定されない。
ドナー基板の強誘電性材料の結晶方位がどうであろうとも、プロセスは、例えば、このドナー基板中へ水素種及び／又はヘリウム種（イオン及び／又は原子）を導入するステップを含む。この導入は、例えば、水素注入、すなわち、ドナー基板の平坦な面の水素イオン照射、に対応することができる。
それ自体知られているように、注入したイオンの目的は、移転すべき強誘電性材料の第１の層を画定する弱化平面を形成するためであり、この第１の層は、面の側に置かれそして他の部分が基板の残りを形成する。注入される種の特質、ドーズ及び注入されるイオンのタイプ、並びに注入エネルギーは、移転することが望まれる層の厚さ及びドナー基板の物理化学的特性に応じて選択される。ＬｉＴａＯ３で作られたドナー基板の場合は、したがって、約２０～２０００ｎｍの厚さの第１の層を画定するために３０と３００ｋｅＶとの間のエネルギーで１Ｅ１６と５Ｅ１７ａｔ／ｃｍ２との間の水素のドーズを注入するように選択されてもよい。
（実験結果）
電界の関数としての構造内の電流の大きさの変化
上述の本発明のプロセスを使用して実現される利点を例証するために、電界の関数としての構造内の電流の変化の検討が実行された。
電界の関数としての構造内の電流の大きさの変化
上述の本発明のプロセスを使用して実現される利点を例証するために、電界の関数としての構造内の電流の変化の検討が実行された。
図７は、本発明によるリバースボンディングによって得られた様々な基板について、センチメートル当たりのメガボルト（ＭＶ／ｃｍ）での、電界の関数として、グラフをより見やすくするために係数１００を掛け算したアンペア（Ａ）での、電流の大きさの変化をプロットするグラフを示す。前記基板は、埋め込み酸化物層を形成するために使用したレシーバ基板の酸化の形成の条件においては異なる。
電流は、酸化物層上に配置された一片のアルミニウム及び測定プローブを通して、グランドと基板の自由表面との間で測定された。
Ｃｒｅｆ、Ｃ１、Ｃ２、Ｃ３、Ｃ４、及びＣ５で参照された曲線は、下記をプロットする。
曲線Ｃｒｅｆは、４０００オングストロームの酸化物層を有する参照値、すなわち、ダイレクトボンディングによって得られた基板、に対応する。この曲線は、約７ＭＶ／ｃｍの最大電界に対応する勾配の急変を有する。
曲線Ｃ１は、追加アニールをせずに８５０℃で全体が実行された酸化に対応する。この曲線は、約６ＭＶ／ｃｍの最大電界を有する。
曲線Ｃ２は、９５０℃で実行された酸化であり、次いでその温度が従来型の炉内で１時間にわたり１１００℃に上昇された酸化に対応する。この曲線は、約３．７ＭＶ／ｃｍの最大電界を有する。
曲線Ｃ３は、熱アニールをせずに９５０℃で全体が実行された酸化に対応する。この曲線は、約３．５ＭＶ／ｃｍの最大電界を有する。
曲線Ｃ４は、９５０℃で全体が実行された酸化であり、１１００℃での４５秒の急速熱アニール（ＲＴＡ）が続く酸化に対応する。この曲線は、約２．８ＭＶ／ｃｍの最大電界を有する。
曲線Ｃ５は、１０００℃で全体が実行された酸化であり、１１００℃での４５秒の急速熱アニール（ＲＴＡ）が続く酸化に対応する。この曲線は、約２．８ＭＶ／ｃｍの最大電界を有する。
これらの結果は、酸化温度の低下が最大電界を高くすることを可能にし、このことが絶縁破壊電圧の対応する増加という結果をもたらすことを示す。
（参考文献）
[1]: Effect of Physical Stress on theDegradation of Thin SiO2 Films Under Electrical Stress, Tien-ChunYang, 2000 IEEE.
[1]: Effect of Physical Stress on theDegradation of Thin SiO2 Films Under Electrical Stress, Tien-ChunYang, 2000 IEEE.
Claims (13)
- 無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板（３０）を製造するためのプロセスであって、
単結晶材料で作られたベース基板（１）及び前記ベース基板（１）上に配置されたポリシリコンで作られた電荷トラッピング層（２）を備える半導体基板（１０）を用意するステップと、
前記電荷トラッピング層上に配置される酸化物層（３）を形成するために前記電荷トラッピング層（２）を酸化するステップと、
を含むプロセスにおいて、前記プロセスは、前記電荷トラッピング層（２）が下記の方法、
７５０℃と１０００℃との間で構成される第１の温度（Ｔ１）で前記酸化を開始するステップと、
前記第１の温度（Ｔ１）よりも低く７５０℃と８７５℃との間で構成される第２の温度（Ｔ２）まで前記温度を低下させるステップと、
前記第２の温度（Ｔ２）で前記酸化を続けるステップと、
で８７５℃以下の温度で少なくとも部分的に酸化されることを特徴とする、プロセス。 - 前記電荷トラッピング層（２）が、７５０℃以上の温度で少なくとも部分的に酸化される、請求項１に記載のプロセス。
- 前記第１の温度（Ｔ１）から前記第２の温度（Ｔ２）への温度の前記低下が、徐々である、請求項１又は２に記載のプロセス。
- 前記酸化物層の厚さの少なくとも５０％、好ましくは少なくとも７０％が、前記第１の温度（Ｔ１）で作られ、そして前記酸化物層の前記厚さの少なくとも２０％、好ましくは少なくとも３０％が、前記第２の温度（Ｔ２）で作られる、請求項１～３のいずれか一項に記載のプロセス。
- 前記形成された酸化物層（３）が、２００ｎｍと４００ｎｍとの間で構成される厚さを有する、請求項１～４のいずれか一項に記載のプロセス。
- 前記電荷トラッピング層（２）が、２０ｎｍと５００ｎｍとの間で構成される厚さを有する、請求項１～５のいずれか一項に記載のプロセス。
- 前記電荷トラッピング層（２）が、反応炉内で低圧化学気相堆積によって単結晶材料で作られた前記ベース基板（１）上に事前に堆積される、請求項１～６のいずれか一項に記載のプロセス。
- 無線周波数用途のための半導体・オン・インシュレータ構造を製造するためのプロセスにおいて、前記プロセスが、
請求項１～７のいずれか一項に従ってレシーバ基板（３０）を製造するステップと、
単結晶基板を含むドナー基板を用意するステップと、
前記レシーバ基板に前記ドナー基板をボンディングするステップと、
前記レシーバ基板に前記ドナー基板の層を移転するステップと、
を含むことを特徴とする、プロセス。 - 前記ドナー基板から移転された前記層が、半導体を備える、請求項８に記載のプロセス。
- 前記ドナー基板から移転された前記層が、強誘電性材料を備える、請求項８に記載のプロセス。
- 前記強誘電性材料が、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＬｉＡｌＯ３、ＢａＴｉＯ３、ＰｂＺｒＴｉＯ３、ＫＮｂＯ３、ＢａＺｒＯ３、ＣａＴｉＯ３、ＰｂＴｉＯ３、ＫＴａＯ３から選択される、請求項１０に記載のプロセス。
- 前記移転が、
移転されるべき単結晶半導体又は強誘電性材料の層を画定する弱化ゾーンを形成するために前記ドナー基板に原子種を注入するステップと、
前記レシーバ基板に前記ドナー基板をボンディングするステップであって、前記酸化物層及び移転されるべき単結晶半導体又は強誘電性材料の前記層がボンディング界面のところにある、ボンディングするステップと、
前記レシーバ基板へ単結晶半導体又は強誘電性材料の前記層を移転させるために前記弱化ゾーンに沿って前記ドナー基板を切り離すステップであって、前記酸化物層が電荷トラッピング層と単結晶半導体又は強誘電性材料の前記移転すべき層との間に配置される、切り離すスッテプと、
を含む、請求項８～１１のいずれか一項に記載のプロセス。 - 前記単結晶半導体又は強誘電性材料が、前記ドナー基板の表面のところに存在し、原子種の前記注入が前記表面を通して直接実行される、請求項１２に記載のプロセス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1900194 | 2019-01-09 | ||
| FR1900194A FR3091618B1 (fr) | 2019-01-09 | 2019-01-09 | Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure |
| PCT/FR2020/050028 WO2020144438A1 (fr) | 2019-01-09 | 2020-01-08 | Procede de fabrication d'un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d' une telle structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022516600A true JP2022516600A (ja) | 2022-03-01 |
| JP7480448B2 JP7480448B2 (ja) | 2024-05-10 |
Family
ID=67185189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021532344A Active JP7480448B2 (ja) | 2019-01-09 | 2020-01-08 | 無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板を製造するためのプロセス及び係る構造を製造するためのプロセス |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20210407849A1 (ja) |
| JP (1) | JP7480448B2 (ja) |
| KR (1) | KR20210110678A (ja) |
| CN (1) | CN112997290A (ja) |
| DE (1) | DE112020000367T5 (ja) |
| FR (1) | FR3091618B1 (ja) |
| SG (1) | SG11202104395WA (ja) |
| TW (1) | TW202105522A (ja) |
| WO (1) | WO2020144438A1 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207591B1 (en) * | 1997-11-14 | 2001-03-27 | Kabushiki Kaisha Toshiba | Method and equipment for manufacturing semiconductor device |
| JP3901958B2 (ja) * | 2000-08-24 | 2007-04-04 | 東京エレクトロン株式会社 | 熱処理装置設定温度の作成方法、および熱処理方法 |
| US7816688B2 (en) * | 2001-11-30 | 2010-10-19 | Panasonic Corporation | Semiconductor device and production method therefor |
| US7772087B2 (en) * | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| FR2914492A1 (fr) * | 2007-03-27 | 2008-10-03 | Soitec Silicon On Insulator | Procede de fabrication de structures avec couches ferroelectriques reportees. |
| FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
| EP3221885B1 (en) | 2014-11-18 | 2019-10-23 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
| FR3068508B1 (fr) | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
-
2019
- 2019-01-09 FR FR1900194A patent/FR3091618B1/fr active Active
-
2020
- 2020-01-08 CN CN202080006094.7A patent/CN112997290A/zh active Pending
- 2020-01-08 TW TW109100617A patent/TW202105522A/zh unknown
- 2020-01-08 JP JP2021532344A patent/JP7480448B2/ja active Active
- 2020-01-08 DE DE112020000367.1T patent/DE112020000367T5/de active Pending
- 2020-01-08 WO PCT/FR2020/050028 patent/WO2020144438A1/fr active Application Filing
- 2020-01-08 SG SG11202104395WA patent/SG11202104395WA/en unknown
- 2020-01-08 US US17/414,858 patent/US20210407849A1/en active Pending
- 2020-01-08 KR KR1020217024403A patent/KR20210110678A/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR3091618B1 (fr) | 2021-09-24 |
| CN112997290A (zh) | 2021-06-18 |
| DE112020000367T5 (de) | 2021-09-30 |
| SG11202104395WA (en) | 2021-05-28 |
| FR3091618A1 (fr) | 2020-07-10 |
| TW202105522A (zh) | 2021-02-01 |
| JP7480448B2 (ja) | 2024-05-10 |
| KR20210110678A (ko) | 2021-09-08 |
| WO2020144438A1 (fr) | 2020-07-16 |
| US20210407849A1 (en) | 2021-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102640278B (zh) | 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构 | |
| US10250282B2 (en) | Structure for radiofrequency applications | |
| US20220301847A1 (en) | Support for a semiconductor structure | |
| US20160071959A1 (en) | Method of manufacturing high resistivity silicon-on-insulator substrate | |
| JP7342330B2 (ja) | 無線周波数用途のための半導体・オン・インシュレータ基板 | |
| KR20120001606A (ko) | 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법 | |
| JP2017059830A (ja) | 高周波用途のための構造および同構造の製造方法 | |
| CN103946970A (zh) | 限制缺陷形成的制备异质结构的工艺 | |
| US20230260841A1 (en) | Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic | |
| KR101018553B1 (ko) | 웨이퍼, 웨이퍼 제조 방법, 장치 및 ｂａｗ 디바이스 제조 방법 | |
| KR102135644B1 (ko) | 구조를 제조하기 위한 방법 | |
| WO2021201220A1 (ja) | 複合基板およびその製造方法 | |
| CN114175212A (zh) | 包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法 | |
| JP2022516600A (ja) | 無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板を製造するためのプロセス及び係る構造を製造するためのプロセス | |
| JP2011029594A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| CN111834205B (zh) | 一种异质半导体薄膜及其制备方法 | |
| TW201905963A (zh) | 用於準備半導體結構用支撐件之方法 | |
| KR20210020024A (ko) | 첩합soi웨이퍼의 제조방법 및 첩합soi웨이퍼 | |
| EP4297068A1 (en) | Composite wafer and method for producing same | |
| TW202331791A (zh) | 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法 | |
| JP2002289819A (ja) | Ｓｉｍｏｘ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240328 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7480448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |