CN112997290A - 制造用于射频应用的绝缘体上半导体结构的接收方衬底的方法和制造这种结构的方法 - Google Patents
制造用于射频应用的绝缘体上半导体结构的接收方衬底的方法和制造这种结构的方法 Download PDFInfo
- Publication number
- CN112997290A CN112997290A CN202080006094.7A CN202080006094A CN112997290A CN 112997290 A CN112997290 A CN 112997290A CN 202080006094 A CN202080006094 A CN 202080006094A CN 112997290 A CN112997290 A CN 112997290A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- temperature
- semiconductor
- charge trapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 180
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000012212 insulator Substances 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 40
- 230000003647 oxidation Effects 0.000 claims abstract description 40
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 40
- 239000013078 crystal Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229910012463 LiTaO3 Inorganic materials 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 5
- 229910003327 LiNbO3 Inorganic materials 0.000 claims description 4
- 229910002971 CaTiO3 Inorganic materials 0.000 claims description 3
- 229910003334 KNbO3 Inorganic materials 0.000 claims description 3
- 229910010086 LiAlO3 Inorganic materials 0.000 claims description 3
- 229910003781 PbTiO3 Inorganic materials 0.000 claims description 3
- 229910002113 barium titanate Inorganic materials 0.000 claims description 3
- 229910021523 barium zirconate Inorganic materials 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 10
- 238000002513 implantation Methods 0.000 description 9
- 239000012634 fragment Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
Abstract
本发明涉及一种制造用于射频应用的绝缘体上半导体结构的接收方衬底(30)的方法，方法包括以下步骤：‑提供半导体衬底，所述半导体衬底包括由单晶材料制成的基底衬底(1)和设置在所述基底衬底(1)上的由多晶硅制成的电荷俘获层(2)，‑对所述电荷俘获层(2)进行氧化以形成设置在所述电荷俘获层上的氧化物层(3)，该方法主要特征在于所述电荷俘获层(2)的所述氧化至少部分地在低于或等于875℃的温度通过以下方式进行：‑在750℃至1000℃之间的第一温度(T1)开始所述氧化，‑将温度降低至低于所述第一温度(T1)并且在750℃至875℃之间的第二温度(T2)，‑在所述第二温度(T2)继续氧化。
Description
技术领域
本发明涉及用于制造用于射频应用的绝缘体上半导体结构的称为“接收方衬底”的衬底的制造。本发明还涉及通过将称为“提供方衬底”的第二衬底的层转移到接收方衬底来制造这种结构的方法。
背景技术
在制造绝缘体上半导体结构(缩写为SeOI)的上下文中，将提供方衬底接合到接收方衬底，当半导体是硅时，绝缘体上半导体结构的特定实例是绝缘体上硅(SOI)结构。
通常，提供方衬底包括单晶半导体衬底，例如单晶硅衬底，而接收方衬底包括特别旨在用作必须从提供方衬底转移到接收方衬底的薄半导体层的载体的至少一个基底衬底。
在提供方衬底或接收方衬底上形成有氧化物层，使得在提供方衬底和接收方衬底接合之后所述氧化物层位于接合界面处。然后该氧化物层被称为“掩埋的”，并被称为“BOX”(Buried OXide的缩写)。
对于射频(RF)应用，将多晶硅层集成到掩埋氧化物层下面的接收方衬底中，以俘获存在于基底层和掩埋氧化物层之间的界面处的电荷。该多晶硅层在接合之前设置在接收方衬底的基底层上。
使用称为“直接接合”的第一方法在提供方衬底的由单晶半导体制成的衬底上形成氧化物层，或者使用称为“逆向接合”的第二方法在接收方衬底的多晶硅层上形成氧化物层。
参照图1，在直接接合方法中，提供了接收方衬底10和提供方衬底20，接收方衬底10包括覆盖有由多晶硅制成的电荷俘获层2的基底衬底1，提供方衬底20包括由单晶半导体制成的衬底4。提供方衬底的由单晶材料制成的衬底被氧化以形成氧化物层3。
接下来，穿过氧化物层3将原子物质注入到由单晶材料制成的层4中，以在由单晶材料制成的层中形成称为“弱化区”的区域。弱化区在基本上对应于待转移层的厚度的限定深度处产生。待转移的层则包括氧化物层和单晶衬底的片段。
然后将提供方衬底20接合到接收方衬底10上，多晶硅层2和氧化物层3处于接合界面处，然后将提供方衬底20沿着弱化区分离，以将氧化物层3和单晶衬底的片段转移到接收方衬底10。
直接接合方法的缺点是氧化物层位于提供方衬底上。因此，在注入期间，原子物质在到达单晶层之前必须穿过氧化物层，而这需要高的注入能量。目前，注入能量越高，要注入的离子的量必须越大，并且注入流(流密度)越低，这导致生产成本的增加，限制了方法的可行性，并且特别是限制了氧化物层的最大厚度。此外，该方法降低了提供方衬底的可重用性，因为一些提供方衬底被消耗以形成氧化物层。
参照图2，在逆向接合方法中，提供了接收方衬底10和提供方衬底20，接收方衬底10包括覆盖有由多晶硅制成的电荷俘获层2的基底衬底1，提供方衬底20包括由单晶半导体制成的衬底4。然而，与直接接合方法相反，氧化物层3通过对电荷俘获层2的氧化直接形成在接收方衬底10上。
为了形成弱化区，然后将原子物质的注入直接进行到提供方衬底的由单晶材料制成的层4中，而不穿过氧化物层3。待转移的层则仅包括单晶衬底的片段。
然后将提供方衬底接合到接收方衬底，单晶衬底和氧化物层处于接合界面处，然后将提供方衬底沿着弱化区分离，以将单晶衬底的片段转移到接收方衬底。
逆向接合方法允许降低生产成本并改善提供方衬底的可重用性。
相反，相对于在直接接合方法中通过在提供方衬底的单晶材料(特别是当它是单晶硅问题时)上生长而获得的氧化物层的击穿电压，在多晶硅层上形成的氧化物层的击穿电压(Vbd)太低。击穿电压太低而不能与射频应用兼容。
为了说明该陈述，图3示出了对于其中根据现有技术通过直接接合(诸如图1中的衬底)或通过逆向接合(诸如图2中的衬底)形成掩埋氧化物层的各种接收方衬底，绘制的电流(以安培(A)为单位)随着电场(以兆伏每厘米(MV/cm)为单位)变化的图。
该图中右边的两条曲线D1和D2对应于通过直接接合获得的两个衬底。在这两个衬底中，氧化物层通过对提供方衬底的单晶半导体的氧化来形成，然后转移到电荷俘获层。
图中左边的五个曲线，标记为I1、I2、I3、I4和I5，对应于通过逆向接合获得的五个衬底。在衬底中，通过对接收方衬底的由多晶硅制成的电荷俘获层的氧化来形成氧化物层。
借助于设置在氧化层上的铝片和测量探针测量地与衬底的自由表面之间的电流。
关于直接接合，两条曲线D1和D2表现出斜率的中断，其对应于在短路之前衬底可以承受的约7MV/cm的最大电场。对应于曲线D2的最大电场值稍高于对应于曲线D1的最大电场值。
关于逆向接合，五个曲线I1，I2，I3，I4和I5表现出斜率的中断，其对应于在短路之前衬底可以承受的约3MV/cm的最大电场。最大电场值在I1和I5之间增加。
通过比较可以看出，通过逆向接合获得的衬底的最大电场值明显低于通过直接接合获得的衬底的最大电场值。两组曲线之间的平均距离为约4MV/cm。
因此，通过逆向接合制造衬底导致最大电场的下降，这导致击穿电压的相应下降。
发明内容
本发明的一个目的是提供一种能够克服上述缺点的方法。本发明旨在提供一种允许制造用于绝缘体上半导体结构的接收方衬底的方法，该绝缘体上半导体结构的掩埋氧化物层对于射频应用而言具有足够的击穿电压，同时限制生产成本。
为此，本发明提出一种制造用于射频应用的绝缘体上半导体结构的接收方衬底的方法，包括以下步骤：
·提供半导体衬底，所述半导体衬底包括由单晶材料制成的基底层和设置在所述基底层上的由多晶硅制成的电荷俘获层，
·对所述电荷俘获层进行氧化以形成设置在所述电荷俘获层上的氧化物层，
所述方法的主要特征在于：对所述电荷俘获层的所述氧化至少部分地在低于或等于875℃的温度通过以下方式进行：
-在包括在750℃至1000℃之间的第一温度开始所述氧化，
-将温度降低至低于所述第一温度并且包括在750℃至875℃之间的第二温度，
-在所述第二温度继续氧化。
低于或等于875℃的温度低于在现有技术中通常进行对俘获层的氧化的温度。具体地，申请人惊奇地发现，降低对电荷俘获层的氧化的温度允许提高所形成的氧化物层的击穿电压，这与射频领域的本领域技术人员基于他们当前的知识(例如特别是出版物[1]所说明的)所期望的相反。
对由多晶硅制成的电荷俘获层的氧化消耗了多晶硅，并且氧化物的形成速率依赖于多晶硅晶粒的晶向。因此，多晶硅层的晶粒的取向不同的事实导致由这些晶粒形成的氧化硅以不同的速率生长。例如，氧化物从在相同的<100>和<111>方向上取向的晶粒在<100>方向和<111>方向上以不同的速率生长。指数<100>和<111>是米勒指数，其允许确定晶体中的平面的取向，并因此表示晶体结构中的晶粒的取向。
氧化物生长速率依赖于多晶硅的晶粒取向的这些差异在晶体结构内，特别是在生长中的氧化物层与下面的多晶硅层之间的界面处，产生机械应力。随着生长中的氧化物层的体积增加以及随着氧化的进行，这些应力在多晶硅表面被放大。
根据其他方面，所提出的方法具有以下各种特征，特征可以单独实现，也可以在技术上可行的组合中实现：
-所述电荷俘获层至少部分地在高于或等于750℃的温度下氧化。因此，氧化速率较符合工业要求，并且在经济上仍然可行；
-温度从所述第一温度T1到所述第二温度T2的降低是逐渐的；
-在所述第一温度T1产生所述氧化物层的厚度的至少50％，优选地至少70％，在所述第二温度T2产生所述氧化物层的厚度的至少20％，优选地至少30％；
-所形成的所述氧化物层具有包括在200nm至400nm之间的厚度；
-所述电荷俘获层具有包括在20nm至500nm之间的厚度；
-在反应器中通过低压化学气相沉积将所述电荷俘获层预先淀积在由单晶材料制成的基底衬底上。
本发明还涉及一种制造用于射频应用的绝缘体上半导体结构的方法，其特征在于，所述方法包括以下步骤：
·制造诸如以上描述的接收方衬底；
·提供包括单晶衬底的提供方衬底，
·将所述提供方衬底接合到所述接收方衬底，
·将所述提供方衬底的层转移到接收方衬底。
根据其他方面，所提出的方法具有以下各种特征，特征可以单独实现，也可以在技术上可行的组合中实现：
-从所述提供方衬底转移的所述层包括半导体。
-从所述提供方衬底转移的所述层包括铁电材料。
根据其他方面，所提出的方法具有以下各种特征，特征可以单独实现，也可以在技术上可行的组合中实现：
-所述铁电材料选自：LiTaO3、LiNbO3、LiAlO3、BaTiO3、PbZrTiO3、KNbO3、BaZrO3、CaTiO3、PbTiO3、KTaO3。
-所述转移包括以下步骤：
·在所述提供方衬底中注入原子物质以形成弱化区，所述弱化区勾画出待转移的单晶半导体层或铁电材料层，
·将所述提供方衬底接合到所述接收方衬底，所述氧化物层和待转移的单晶半导体层或铁电材料层处于接合界面处，
·沿所述弱化区分离所述提供方衬底，以将所述单晶半导体层或铁电材料层转移到所述接收方衬底，所述氧化物层设置在所述电荷俘获层与所转移的单晶半导体层或铁电材料层之间。
所述单晶半导体或铁电材料优选地位于所述提供方衬底的表面，原子物质的所述注入是直接穿过所述表面进行的。
附图说明
参照以下附图，通过阅读以下通过说明性和非限制性示例给出的描述，本发明的其他优点和特征将变得明显：
图1是例示通过直接接合制造用于射频应用的绝缘体上半导体衬底的图；
图2是例示通过逆向接合制造用于射频应用的绝缘体上半导体衬底的图；
图3是例示根据现有技术通过直接接合或通过逆向接合形成掩埋氧化物层的各种接收方衬底的电流大小随着电场而变化的图；
图4是示出对于<100>和<111>米勒指数的氧化物晶体，厚度为400nm的氧化物层的生长时间随着温度而变化的图；
图5是示出图4的两条曲线之间的差值随温度而变化的图；
图6是在电荷俘获层氧化之后获得的并且具有凸曲率的图2的衬底的示意图；
图7是示出对于其中根据本发明通过逆向接合形成掩埋氧化物层的各种接收方衬底，电流大小随着电场而变化的图。
为了附图的易读性，形成衬底的各层不一定按比例示出。
具体实施方式
本发明涉及一种制造用于射频应用的绝缘体上半导体结构的接收方衬底(30)的方法，包括以下步骤：
本发明的方法是逆向接合方法。参照图2，该方法包括提供半导体衬底10的步骤，半导体衬底10包括由单晶材料制成的基底衬底1和设置在基底衬底上的由多晶硅制成的电荷俘获层2，随后是对电荷俘获层2进行氧化，以形成设置在所述电荷俘获层上的氧化物层3的步骤。
电荷俘获层2可以通过在基体衬底1上外延而形成，或者另选地通过化学气相沉积(CVD)淀积在所述基体衬底上。
电荷俘获层2至少部分地在包括在750℃至875℃的温度氧化。
这样的方法使得通过逆向接合可以形成以下接收方衬底30：其氧化层具有比在超过875℃的温度进行氧化时高的击穿电压。
所形成的氧化物层3具有几百纳米(nm)的厚度，优选地包括在200nm至400nm之间的厚度。
氧化后剩余的电荷俘获层优选具有20nm至500nm之间的厚度。
措辞“至少部分地”是指整个氧化在750℃至875℃的温度进行，或仅部分氧化在750℃至875℃的温度进行。
根据一个实施方式，开始于在750℃和1000℃之间的温度T1对电荷俘获层2进行氧化，然后直接或逐渐降温，直到达到低于T1且在750℃至875℃之间的温度T2，然后继续氧化。
温度T1因此可以低于875℃，或实际上高于875℃并且例如等于900℃或至950℃。
在该实施方式中，氧化层3的上段在温度T1处产生，而氧化层3的下段在低于T1的温度T2处产生。具体地，电荷俘获层2从其上表面向其下表面氧化，并且随着反应的进行，氧化界面从上表面移到下表面。
该实施方式允许电荷俘获层2的上段的氧化速率增加，因为氧化速率随温度增加而增加，因此对俘获层的氧化所需的时间减少。
对于在750℃至875℃之间的温度进行全部氧化的情况，以及对于在750℃至875℃之间的温度下进行仅一些氧化的情况，均观察到氧化物层3的击穿电压的增加。具体地，仅需要对电荷俘获层2的从所述电荷俘获层和基底之间的界面向电荷俘获层的自由表面延伸的至少一段在750℃和875℃之间的温度进行氧化。
可以调节氧化参数以最小化在750℃至875℃的温度产生的电荷俘获层的片段，并因此使氧化步骤的总长度最小化。
根据一个实施方式，氧化物层3厚度的至少50％，优选地至少70％在第一温度T1产生，氧化物层厚度的至少20％，优选地至少30％在第二温度T2产生；
已经进行了对于不同晶向的晶体而言生长氧化物层所用时间随温度变化的研究。
图4是示出对于具有米勒指数<100>(曲线E1)和<111>(曲线E2)的氧化物晶体，厚度为400nm的氧化物层的生长时间(以小时计)随着温度(以摄氏度计)而变化的图。
图5是示出具有图4的米勒指数<100>(曲线E1)和<111>(曲线E2)的氧化物晶体之间的生长速率相对差Δv(以相对百分比计)随着温度(以摄氏度计)而变化的图。
这些结果表明，温度越低，不同<100>和<111>晶向的晶体之间的生长速率差异越大。特别地，当温度为875℃时，该相对差为约48％，对于低于875℃的温度增加至超过50％。
相反，温度越高，不同<100>和<111>晶向的晶体之间的生长速率差异越小。特别地，当温度为1200℃时，该差异为约9％。
此外，对于低于1000℃的温度，氧化时间大大增加，对于低于850℃的温度，氧化时间更进一步增加。因此，希望的是不降低至低于750℃，以使得该方法能够在与工业要求相容的时间内进行并且保持经济上可行。
滴哦电荷俘获层2的氧化伴随着基底衬底1的相反侧的氧化。由于衬底两侧之间的材料差异，包括基底衬底1和电荷俘获层2的半导体衬底10变形。这种变形影响整个衬底，即衬底整体的曲率被修改，使得它变成凹形或凸形。当基板为盘形时，其在变形后将具有大致抛物面形状。
更准确地说，在氧化期间，电荷俘获层2在生长中维持氧化物层3的机械应力。然后基底发生凸变形。
术语“凸”和“凹”应相对于衬底30的旨在与下文所述的提供方衬底形成接合界面的一侧的曲率来理解，该侧被称为“前侧”。因此，当前侧的曲率是凸的时，衬底被称为是“凸的”，而当前侧的曲率是凹的时，衬底被称为是“凹的”。
图6所示的衬底30具有凸变形。前侧31是上侧。后侧32平行于前侧。
衬底的曲率通常通过被称为弯曲(bow)并被表示为BW的幅度参数来量化。
BW对应于衬底的中心平面Pm(由虚线示出)的中心点C与基准平面P之间的距离，该基准平面P对应于衬底放置在其上的基准支架。BW在凸曲率的情况下为正(如图6所示)，在凹曲率的情况下为负。
申请人还注意到，在比现有技术低的温度下，特别是在750℃至875℃之间的温度进行电荷俘获层2的至少一些氧化，允许降低弯曲BW。电荷俘获层2的下表面在与基体衬底1的界面处和电荷俘获层的上表面在与氧化物3的界面处的曲率差因此减小，这因此减小了电荷俘获层内的机械应力。
从使用上述方法获得的接收方衬底30，使用下面描述的制造方法来制造用于射频应用的非绝缘体半导体结构。
提供接收方衬底30，其依次包括基底衬底1、电荷俘获层2和氧化物层3。还提供由单晶材料制成的称为提供方衬底的第二衬底。
优选地，提供方衬底包括半导体衬底。
在所述提供方衬底中形成弱化区，以勾画出待转移的层。
待转移的层优选为半导体层。
弱化区形成在提供方衬底中的预定深度处，该预定深度基本上对应于待转移层的厚度。优选地，通过向提供方衬底中注入例如氢和/或氦原子的原子物质来产生弱化区。实际上，原子物质的注入优选地直接穿过提供方衬底的自由表面处的单晶材料来执行。
然后将供体基片接合到受体基片。氧化层和待转移层位于接合界面处。
然后沿弱化区分离提供方衬底，以将该层转移到接收方衬底(Smart CutTM方法)。由此获得最终结构，其中，氧化物层设置在电荷俘获层和转移层之间。
另选地，可以通过从提供方衬底的与接合界面相反的一侧减薄提供方衬底来转移该层，直到获得该层所需的厚度。
根据一个实施方式，提供方衬底的待转移层包括铁电材料。
铁电材料有利地选自：LiTaO3、LiNbO3、LiAlO3、BaTiO3、PbZrTiO3、KNbO3、BaZrO3、CaTiO3、PbTiO3、KTaO3。
提供方衬底的待转移的所述单晶层可以采用标准尺寸的圆形晶片的形式，例如直径为150mm或200mm。然而，本发明绝不限于这些尺寸或这种形式。晶片可以由铁电材料锭以形成具有预定晶向的提供方衬底的方式获得。另选地，提供方衬底可以包括连接到载体衬底的铁电材料层。
待转移的铁电材料的单晶层的晶体取向是依赖于预期应用来选择的。因此，关于材料LiTaO3，通常选择30°至60°XY之间或40°至50°XY之间的取向，特别是在期望利用薄层的特性来形成SAW滤波器(SAW是表面声波的首字母缩写)的情况下。关于材料LiNbO3，通常选择约128°XY的取向。然而，本发明绝不限于特定的晶向。
不管提供方衬底的铁电材料的晶向如何，该方法例如包括将氢和/或氦物质(离子和/或原子)引入到该提供方衬底中。这种引入例如可以对应于氢注入，即对提供方衬底的平面进行氢离子轰击。
如本身已知的，注入离子的目的是形成勾画出待转移的第一层铁电材料的的弱化平面，该层位于该面的一侧，而另一部分形成衬底的其余部分。注入物质的性质、剂量和注入的离子类型以及注入能量的选择依赖于需要转移的层的厚度和提供方衬底的物理化学性质。在由LiTaO3制成的提供方衬底的情况下，可以选择注入1E16 at/cm2至5E17 at/cm2之间的氢剂量，能量在30keV至300keV之间，以勾画出约20nm到2000nm厚的第一层。
实验结果
结构中电流大小随着电场的变化。
为了例示使用上述本发明方法获得的优点，进行了对结构中电流随着电场的变化的研究。
图7示出了图，该图绘制了对于通过根据本发明的逆向接合获得的各种衬底，电流大小(单位为安培(A)乘以百分率以使该图更清晰)随着电场(单位为兆伏每厘米(MV/cm))的变化。所述衬底在用于形成掩埋氧化物层的对接收方衬底的氧化形成条件方面不同。
电流是借助于设置在氧化层上的铝片和测量探针在地与衬底自由表面之间测量的。
标为Cref、C1、C2、C3、C4和C5的曲线绘制如下：
-曲线Cref对应于基准，即通过直接接合获得的具有4000埃的氧化物层的衬底。其具有对应于约7MV/cm的最大电场的斜率中断；
-曲线C1对应于完全在850℃进行氧化而没有额外退火。其具有约6MV/cm的最大电场；
-曲线C2对应于在950℃进行氧化，然后在常规烘箱中将其温度增加至1100℃持续1小时。其具有约3.7MV/cm的最大电场；
-曲线C3对应于完全在950℃进行氧化而没有热退火。其具有约3.5MV/cm的最大电场；
-曲线C4对应于完全在950℃进行氧化，随后在1100℃进行45秒的快速热退火(RTA)。其具有约2.8MV/cm的最大电场；
-曲线C5对应于完全在1000℃进行氧化，随后在1100℃进行45秒的快速热退火(RTA)。其具有约2.8MV/cm的最大电场。
这些结果表明，氧化温度的降低允许提高最大电场，这使得击穿电压相应提高。
参考文献
[1]:Effect of Physical Stress on the Degradation of Thin SiO2 FilmsUnder Electrical Stress,Tien-Chun Yang,2000 IEEE.
Claims (13)
1.一种制造用于射频应用的绝缘体上半导体结构的接收方衬底(30)的方法，包括以下步骤：
-提供半导体衬底(10)，所述半导体衬底包括由单晶材料制成的基底衬底(1)和设置在所述基底衬底(1)上的由多晶硅制成的电荷俘获层(2)，
-对所述电荷俘获层(2)进行氧化以形成设置在所述电荷俘获层上的氧化物层(3)，
所述方法的特征在于：对所述电荷俘获层(2)的所述氧化至少部分地在低于或等于875℃的温度通过以下方式进行：
-在包括在750℃至1000℃之间的第一温度(T1)开始所述氧化，
-将温度降低至低于所述第一温度(T1)并且包括在750℃至875℃之间的第二温度(T2)，
-在所述第二温度(T2)继续氧化。
2.根据权利要求1所述的方法，其中，所述电荷俘获层(2)至少部分地在高于或等于750℃的温度下氧化。
3.根据权利要求1或2所述的方法，其中，温度从所述第一温度(T1)到所述第二温度(T2)的降低是逐渐的。
4.根据权利要求1至3中的一项所述的方法，其中，在所述第一温度(T1)产生所述氧化物层的厚度的至少50％，优选地至少70％，在所述第二温度(T2)产生所述氧化物层的厚度的至少20％，优选地至少30％。
5.根据前述权利要求中任一项所述的方法，其中，所形成的所述氧化物层(3)具有包括在200nm至400nm之间的厚度。
6.根据前述权利要求中任一项所述的方法，其中，所述电荷俘获层(2)具有包括在20nm至500nm之间的厚度。
7.根据前述权利要求中任一项所述的方法，其中，在反应器中通过低压化学气相沉积将所述电荷俘获层(2)预先淀积在由单晶材料制成的所述基底衬底(1)上。
8.一种制造用于射频应用的绝缘体上半导体结构的方法，其特征在于，所述方法包括以下步骤：
-制造根据前述权利要求中任一项所述的接收方衬底(30)，
-提供包括单晶衬底的提供方衬底，
-将所述提供方衬底接合到所述接收方衬底，
-将所述提供方衬底的层转移到所述接收方衬底。
9.根据权利要求8所述的方法，其中，从所述提供方衬底转移的所述层包括半导体。
10.根据权利要求8所述的方法，其中，从所述提供方衬底转移的所述层包括铁电材料。
11.根据权利要求10所述的方法，其中，所述铁电材料选自：LiTaO3、LiNbO3、LiAlO3、BaTiO3、PbZrTiO3、KNbO3、BaZrO3、CaTiO3、PbTiO3、KTaO3。
12.根据权利要求8至11中的一项所述的方法，其中，所述转移包括以下步骤：
-在所述提供方衬底中注入原子物质以形成弱化区，所述弱化区勾画出待转移的单晶半导体层或铁电材料层，
-将所述提供方衬底接合到所述接收方衬底，所述氧化物层和待转移的单晶半导体层或铁电材料层处于接合界面处，
-沿所述弱化区分离所述提供方衬底，以将所述单晶半导体层或铁电材料层转移到所述接收方衬底，所述氧化物层设置在所述电荷俘获层与所转移的单晶半导体层或铁电材料层之间。
13.根据权利要求12所述的方法，其中，所述单晶半导体或铁电材料位于所述提供方衬底的表面，原子物质的所述注入是直接穿过所述表面进行的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1900194 | 2019-01-09 | ||
| FR1900194A FR3091618B1 (fr) | 2019-01-09 | 2019-01-09 | Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure |
| PCT/FR2020/050028 WO2020144438A1 (fr) | 2019-01-09 | 2020-01-08 | Procede de fabrication d'un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d' une telle structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112997290A true CN112997290A (zh) | 2021-06-18 |
Family
ID=67185189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080006094.7A Pending CN112997290A (zh) | 2019-01-09 | 2020-01-08 | 制造用于射频应用的绝缘体上半导体结构的接收方衬底的方法和制造这种结构的方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20210407849A1 (zh) |
| JP (1) | JP7480448B2 (zh) |
| KR (1) | KR20210110678A (zh) |
| CN (1) | CN112997290A (zh) |
| DE (1) | DE112020000367T5 (zh) |
| FR (1) | FR3091618B1 (zh) |
| SG (1) | SG11202104395WA (zh) |
| TW (1) | TW202105522A (zh) |
| WO (1) | WO2020144438A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207591B1 (en) * | 1997-11-14 | 2001-03-27 | Kabushiki Kaisha Toshiba | Method and equipment for manufacturing semiconductor device |
| JP3901958B2 (ja) * | 2000-08-24 | 2007-04-04 | 東京エレクトロン株式会社 | 熱処理装置設定温度の作成方法、および熱処理方法 |
| CN1599961A (zh) * | 2001-11-30 | 2005-03-23 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| FR2914492A1 (fr) * | 2007-03-27 | 2008-10-03 | Soitec Silicon On Insulator | Procede de fabrication de structures avec couches ferroelectriques reportees. |
| FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
| EP3573094B1 (en) | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
| FR3068508B1 (fr) | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
-
2019
- 2019-01-09 FR FR1900194A patent/FR3091618B1/fr active Active
-
2020
- 2020-01-08 DE DE112020000367.1T patent/DE112020000367T5/de active Pending
- 2020-01-08 SG SG11202104395WA patent/SG11202104395WA/en unknown
- 2020-01-08 WO PCT/FR2020/050028 patent/WO2020144438A1/fr active Application Filing
- 2020-01-08 KR KR1020217024403A patent/KR20210110678A/ko unknown
- 2020-01-08 TW TW109100617A patent/TW202105522A/zh unknown
- 2020-01-08 JP JP2021532344A patent/JP7480448B2/ja active Active
- 2020-01-08 CN CN202080006094.7A patent/CN112997290A/zh active Pending
- 2020-01-08 US US17/414,858 patent/US20210407849A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP7480448B2 (ja) | 2024-05-10 |
| TW202105522A (zh) | 2021-02-01 |
| DE112020000367T5 (de) | 2021-09-30 |
| US20210407849A1 (en) | 2021-12-30 |
| FR3091618A1 (fr) | 2020-07-10 |
| SG11202104395WA (en) | 2021-05-28 |
| FR3091618B1 (fr) | 2021-09-24 |
| WO2020144438A1 (fr) | 2020-07-16 |
| KR20210110678A (ko) | 2021-09-08 |
| JP2022516600A (ja) | 2022-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10381261B2 (en) | Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers | |
| TWI721223B (zh) | 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板 | |
| EP3266038B1 (en) | Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress | |
| TWI544550B (zh) | 具有減少的電損失的絕緣體上半導體型結構的製造方法及相應的結構 | |
| US10290533B2 (en) | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures | |
| US11139198B2 (en) | High resistivity semiconductor-on-insulator wafer and a method of manufacturing | |
| CN103946970A (zh) | 限制缺陷形成的制备异质结构的工艺 | |
| US20220076991A1 (en) | Substrate of the semi-conductor-on-insulator type for radiofrequency applications | |
| US7910455B2 (en) | Method for producing SOI wafer | |
| JP2023519162A (ja) | ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法 | |
| CN115315779A (zh) | 复合基板及其制造方法 | |
| CN112997290A (zh) | 制造用于射频应用的绝缘体上半导体结构的接收方衬底的方法和制造这种结构的方法 | |
| JP2022542224A (ja) | 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス | |
| CN115516653A (zh) | 用于制造用于射频装置并且能够用于转移压电层的压电结构的方法以及用于转移这种压电层的方法 | |
| CN114730699A (zh) | 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法 | |
| CN112262455A (zh) | 贴合soi晶圆的制造方法及贴合soi晶圆 | |
| EP4297068A1 (en) | Composite wafer and method for producing same | |
| WO2024101019A1 (ja) | 高周波デバイス用基板およびその製造方法 | |
| JP2024070722A (ja) | 高周波デバイス用基板およびその製造方法 | |
| CN117999634A (zh) | 制备具有电荷捕获层的支撑衬底的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |