FR3091618A1 - Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure - Google Patents
Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure Download PDFInfo
- Publication number
- FR3091618A1 FR3091618A1 FR1900194A FR1900194A FR3091618A1 FR 3091618 A1 FR3091618 A1 FR 3091618A1 FR 1900194 A FR1900194 A FR 1900194A FR 1900194 A FR1900194 A FR 1900194A FR 3091618 A1 FR3091618 A1 FR 3091618A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- layer
- temperature
- oxidation
- trapping layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 150
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000012212 insulator Substances 0.000 title claims abstract description 15
- 230000003647 oxidation Effects 0.000 claims abstract description 50
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 238000002513 implantation Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000003313 weakening effect Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 description 19
- 239000013078 crystal Substances 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 10
- 238000000137 annealing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
PROCÉDÉ DE FABRICATION D’UN SUBSTRAT RECEVEUR POUR UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT POUR APPLICATIONS RADIOFREQUENCES ET PROCÉDÉ DE FABRICATION D’UNE TELLE STRUCTURE La présente invention se rapporte à procédé de fabrication d’un substrat receveur (30) pour une structure de type semi-conducteur sur isolant pour applications radiofréquence, comprenant les étapes suivantes :- fourniture d’un substrat semi-conducteur comprenant un substrat de base (1) en matériau monocristallin et une couche de piégeage de charges (2) en silicium polycristallin agencée sur le substrat de base (1),- oxydation de la couche de piégeage de charges (2) pour former une couche d’oxyde (3) agencée sur ladite couche de piégeage de charges,le procédé étant principalement caractérisé en ce que l’oxydation de la couche de piégeage de charges (2) est réalisée au moins en partie à une température inférieure ou égale à 875°C. Figure pour l’abrégé : Fig. 2
Description
Description
Titre de l’invention : PROCÉDÉ DE FABRICATION D’UN SUBSTRAT RECEVEUR POUR UNE STRUCTURE DE TYPE SEMI CONDUCTEUR SUR ISOLANT POUR APPLICATIONS RADIOFREQUENCES ET PROCÉDÉ DE FABRICATION D’UNE TELLE STRUCTURE
Domaine technique
[0001] La présente invention concerne la fabrication d’un substrat dit « substrat receveur » pour la réalisation d’une structure de type semi-conducteur sur isolant pour applications radiofréquence. L’invention se rapporte également à un procédé de fabrication d’une telle structure par transfert d’une couche d’un second substrat, dit « substrat donneur », sur le substrat receveur.
Technique antérieure
[0002] Dans le cadre de la fabrication d’une structure de type semi-conducteur sur isolant, dite structure « semiconductor on insulator » (acronyme SeOI) en anglais, en particulier « Silicon on insulator » (SOI) lorsque le matériau semi-conducteur est du silicium, on effectue le collage d’un substrat donneur sur un substrat receveur.
[0003] De manière générale, le substrat donneur comprend un substrat en matériau semiconducteur monocristallin, par exemple du silicium monocristallin, et le substrat receveur comprend au moins un substrat de base destiné notamment à servir de support à une couche mince semi-conductrice devant être transférée du substrat donneur sur le substrat receveur.
[0004] On forme une couche d’oxyde sur le substrat donneur ou sur le substrat receveur, de sorte que ladite couche d’oxyde se trouve à l’interface de collage après collage du substrat donneur et du substrat receveur. La couche d’oxyde est alors dite « enterrée », et appelée « BOX » pour Buried OXide en anglais.
[0005] Pour des applications radiofréquence (RL), on intègre au substrat receveur une couche de polysilicium (silicium polycristallin) sous la couche d’oxyde enterrée, pour piéger les charges électriques présentes à l’interface entre la couche de base et la couche d’oxyde enterrée. Cette couche de polysilicium est agencée sur la couche de base du substrat receveur avant collage.
[0006] La couche d’oxyde est formée soit sur le substrat en matériau semi-conducteur monocristallin du substrat donneur, selon un premier procédé dit de « collage direct » ou « direct bonding » en anglais, soit sur la couche de polysilicium du substrat receveur selon un second procédé dit de « collage inversé » ou « reverse bonding » en anglais.
[0007] Conformément au procédé de collage direct, en référence à la figure 1, on fournit un substrat receveur 10 comprenant un substrat de base 1 recouvert d’une couche de piégeage de charges 2 en polysilicium (silicium polycristallin), et un substrat donneur 20 comprenant un substrat en matériau semi-conducteur monocristallin 4. Le substrat en matériau monocristallin du substrat donneur est oxydé pour former une couche d’oxyde 3.
[0008] On réalise ensuite une implantation d’espèces atomiques dans la couche en matériau monocristallin 4, à travers la couche d’oxyde 3, afin de former une zone dite « de fragilisation » dans ladite couche en matériau monocristallin. La zone de fragilisation est créée à une profondeur déterminée qui correspond sensiblement à l’épaisseur de la couche à transférer. La couche à transférer comprend alors la couche d’oxyde et une portion du substrat monocristallin.
[0009] Le substrat donneur 20 est ensuite collé sur le substrat receveur 10, la couche en polysilicium 2 et la couche d’oxyde 3 étant à l’interface de collage, puis on détache le substrat donneur 20 le long de la zone de fragilisation, de manière à transférer la couche d’oxyde 3 et la portion de substrat monocristallin sur le substrat receveur 10.
[0010] Le procédé par collage direct présente l’inconvénient que la couche d’oxyde se trouve sur le substrat donneur. Ainsi, lors de l’implantation, les espèces atomiques doivent traverser la couche d’oxyde avant de parvenir à la couche monocristalline, ce qui nécessite une énergie d’implantation importante. Or plus l’énergie d’implantation est élevée, plus la quantité d’ions à implanter doit être élevée, et plus le courant d’implantation (densité de courant) est faible, ce qui aboutit à une augmentation des coûts de production et limite la faisabilité du procédé, en particulier, limite l’épaisseur maximale de la couche d’oxyde. De plus, ce procédé réduit la réutilisabilité du substrat donneur, puisqu’une partie du substrat donneur est consommée pour former la couche d’oxyde.
[0011] Conformément au procédé de collage inversé, en référence à la figure 2, on fournit un substrat receveur 10 comprenant un substrat de base 1 recouvert d’une couche de piégeage de charges 2 en polysilicium, et un substrat donneur 20 comprenant un substrat en matériau semi-conducteur monocristallin 4. Mais contrairement au procédé de collage direct, la couche d’oxyde 3 est formée directement sur le substrat receveur 10 par oxydation de la couche de piégeage de charges 2.
[0012] L’implantation d’espèces atomiques est ensuite réalisée directement dans la couche en matériau monocristallin 4 du substrat donneur, sans traverser de couche d’oxyde 3, afin de former la zone de fragilisation. La couche à transférer comprend alors uniquement une portion du substrat monocristallin.
[0013] Le substrat donneur est ensuite collé sur le substrat receveur, le substrat monocristallin et la couche d’oxyde étant à l’interface de collage, puis on détache le substrat donneur le long de la zone de fragilisation, de manière à transférer la portion de substrat monocristallin sur le substrat receveur.
[0014] Le procédé de collage inversé permet de réduire les coûts de production et améliore la réutilisabilité du substrat donneur.
[0015] En revanche, la couche d’oxyde formée sur la couche de silicium polycristallin présente une tension de claquage, dite « breakdown voltage » (Vbd) en anglais, trop basse par rapport à celle obtenue par croissance sur le matériau monocristallin du substrat donneur, en particulier sur du silicium monocristallin, par le procédé de collage direct. Une tension de claquage aussi basse n’est pas compatible avec les applications radiofréquences.
[0016] Pour illustrer cette affirmation, la figure 3 montre un graphe qui représente l’évolution du courant électrique, en ampère (A), en fonction du champ électrique, en Mégavolt par centimètre (MV/cm), pour différents substrats receveurs dans lesquels la couche d’oxyde enterrée a été formée par collage direct (substrat de type celui de la figure 1) ou par collage inversé (substrat de type celui de la figure 2) conformément à l’état de l’art.
[0017] Les deux courbes de droite sur le graphe, référencées Di et D2, correspondent aux deux substrats obtenus par collage direct. Dans ces deux substrats, la couche d’oxyde est formée par oxydation du matériau semi-conducteur monocristallin du substrat donneur et est ensuite transférée sur la couche de piégeage de charges.
[0018] Les cinq courbes de gauche sur le graphe, référencées Ib I2,13,14, et I5, correspondent aux cinq substrats obtenus par collage inversé. Dans ces substrats, la couche d’oxyde est formée par oxydation de la couche de piégeage de charges en silicium polycristallin du substrat receveur.
[0019] On mesure l’intensité du courant électrique entre la masse et la surface libre du substrat par l’intermédiaire d’une pièce d’aluminium agencée sur la couche d’oxyde et d’une pointe de mesure.
[0020] Concernant le collage direct, les deux courbes Di et D2 présentent une rupture de pente correspondant à un champ électrique maximal que le substrat peut supporter avant court-circuit d’environ 7 MV/cm. La valeur du champ électrique maximal correspondant à la courbe D2 est légèrement supérieure à celui correspondant à la courbe Dp
[0021] Concernant le collage inversé, les cinq courbes Ib I2,13, U, et I5 présentent une rupture de pente correspondant à un champ électrique maximal que le substrat peut supporter d’environ 3 MV/cm. La valeur du champ électrique maximal est croissante entre fl et I5
[0022] Par comparaison, la valeur du champ électrique maximal est nettement inférieure pour les substrats obtenus par collage inversé par rapport à ceux obtenus par collage direct. La différence moyenne entre les deux jeux de courbes est d’environ 4 MV/cm.
[0023] La fabrication d’un substrat par collage inversé induit donc une chute du champ électrique maximal, ce qui se traduit par une chute correspondante de la tension de claquage.
BREVE DESCRIPTION DE L'INVENTION
[0024] Un but de l’invention est de proposer un procédé permettant de surmonter les inconvénients mentionnés précédemment. L’invention vise à proposer un tel procédé permettant de fabriquer un substrat receveur pour une structure de type semiconducteur sur isolant dont la couche d’oxyde enterrée possède une tension de claquage suffisante pour des applications radiofréquence, tout en limitant les coûts de production.
[0025] A cette fin, l’invention propose un procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofréquence, comprenant les étapes suivantes :
• fourniture d’un substrat semi-conducteur comprenant une couche de base en matériau monocristallin et une couche de piégeage de charges en silicium polycristallin agencée sur la couche de base, • oxydation de la couche de piégeage de charges pour former une couche d’oxyde, agencée sur ladite couche de piégeage de charges,
[0026] le procédé étant principalement caractérisé en ce que l’oxydation de la couche de piégeage de charges est réalisée au moins en partie à une température inférieure ou égale à 875°C.
[0027] Les températures inférieures ou égales à 875°C sont inférieures aux températures auxquelles est usuellement réalisée l’oxydation d’une couche de piégeage selon l’état de l’art. Le demandeur a en effet découvert de manière surprenante que le fait de diminuer la température d’oxydation de la couche de piégeage de charges permet d’augmenter la tension de claquage de la couche d’oxyde formée, contrairement à ce que laisse supposer l’état des connaissances actuelles dans le domaine des radiofréquences, tel qu’illustré notamment par la publication [1].
[0028] L’oxydation de la couche de piégeage de charges en polysilicium consomme du polysilicium, et la vitesse de formation de l’oxyde dépend de l’orientation cristalline des grains de polysilicium. Dès lors, les grains cristallins de la couche de polysilicium orientés différemment donnent lieu à des vitesses de croissance différentes de l’oxyde de silicium formé à partir de ces grains. Par exemple, l’oxyde croît à une vitesse différente selon la direction <100> et selon la direction <111>, à partir des grains orientés selon ces mêmes directions <100> et <111>. Les indices <100> et <111> sont les indices de Miller permettant de déterminer l’orientation des plans dans un cristal, et donc de traduire l’orientation des grains cristallins dans la structure cristalline.
[0029] Ces différences de vitesse de croissance de l’oxyde en fonction de l’orientation des grains cristallins du polysilicium induisent des contraintes mécaniques au sein de la structure cristalline, qui se retrouvent tout particulièrement à l’interface entre la couche d’oxyde en croissance et la couche de silicium polycristallin sous-jacente. Suite à l’augmentation du volume de la couche d’oxyde en croissance au fur et à mesure de l’oxydation, ces contraintes sont amplifiées sur la surface de polysilicium.
[0030] Selon d’autres aspects, le procédé proposé présente les différentes caractéristiques suivantes prises seules ou selon leurs combinaisons techniquement possibles : - l’oxydation de la couche de piégeage de charges est réalisée au moins en partie à une température supérieure ou égale à 750°C. La vitesse d’oxydation est ainsi plus compatible avec les cadences industrielles et reste économiquement viable.
- l’oxydation de la couche de piégeage est réalisée de la manière suivante :
- démarrage de l’oxydation à une première température Ij comprise entre
750°C et 1000°C,
- diminution de la température jusqu’à une deuxième température T2, inférieure à la première température Tb comprise entre 750°C et 875°C,
- poursuite de l’oxydation à la deuxième température T2 ;
- la diminution de la température depuis la première température T, à la deuxième température T2 est progressive ;
- au moins 50%, de préférence au moins 70%, de l’épaisseur de la couche d’oxyde est réalisée à la première température Ij, et au moins 20%, de préférence au moins 30%, de l’épaisseur de la couche d’oxyde est réalisée à la deuxième température T2 ;
- la couche d’oxyde formée a une épaisseur comprise entre 200 nm et 400 nm ;
- la couche de piégeage de charges a une épaisseur comprise entre 20 nm et 500 nm ;
- la couche de piégeage de charges est préalablement déposée sur le substrat de base en matériau monocristallin par dépôt chimique en phase vapeur à basse pression dans un réacteur.
[0031] L’invention se rapporte également à un procédé de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences, caractérisé en ce qu’il comprend les étapes suivantes :
- fabrication d’un substrat receveur tel que décrit précédemment,
- fourniture d’un substrat donneur comprenant un substrat en matériau semiconducteur monocristallin,
- implantation d’espèces atomiques dans le substrat donneur de manière à former une zone de fragilisation qui délimite une couche de matériau semi- conducteur monocristallin à transférer,
- collage du substrat donneur sur le substrat receveur, la couche d’oxyde et la couche de matériau semi-conducteur monocristallin à transférer étant à l’interface de collage,
- détachement du substrat donneur le long de la zone de fragilisation afin de transférer la couche de matériau semi-conducteur monocristallin sur le substrat receveur, la couche d’oxyde étant agencée entre la couche de piégeage de charges et la couche de matériau semi-conducteur monocristallin transférée.
[0032] Le matériau semi-conducteur monocristallin s’étend de préférence à la surface du substrat donneur, l’implantation des espèces atomiques étant réalisée directement au travers de ladite surface.
Brève description des dessins
[0033] D’autres avantages et caractéristiques de l’invention apparaîtront à la lecture de la description suivante donnée à titre d’exemple illustratif et non limitatif, en référence aux figures annexées suivantes :
[0034] [fig.l] est un schéma de principe illustrant la fabrication d’un substrat de type semiconducteur sur isolant pour applications radiofréquence par collage direct ;
[0035] [fig.2] est un schéma de principe illustrant la fabrication d’un substrat de type semiconducteur sur isolant pour applications radiofréquences par collage inversé ;
[0036] [fig.3] est un graphe qui représente l’évolution de l’intensité du courant en fonction du champ électrique, pour différents substrats receveurs dans lesquels la couche d’oxyde enterrée a été formée par collage direct ou par collage inversé conformément à l’état de l’art ;
[0037] [fig.4] est un graphe qui représente le temps de croissance d’une couche d’oxyde d’une épaisseur de 400 nm pour des cristaux d’oxyde d’indices de Miller <100> et <111> en fonction de la température ;
[0038] [fig.5] est un graphe qui représente l’évolution de la différence entre les deux courbes de la figure 6 en fonction de la température ;
[0039] [fig.6] est un schéma du substrat de la figure 2 obtenu après oxydation de la couche de piégeage de charges, présentant une courbure convexe ;
[0040] [fig.7] est un graphe qui représente l’évolution de l’intensité du courant en fonction du champ électrique, pour différents substrats receveurs dans lesquels la couche d’oxyde enterrée a été formée par collage inversé conformément à l’invention.
[0041] Pour des raisons de lisibilité des figures, les différentes couches des substrats ne sont pas nécessairement représentées à l’échelle.
[0042] DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L’INVENTION
[0043] L’invention concerne un procédé de fabrication d’un substrat receveur 30 pour une structure de type semi-conducteur sur isolant pour applications radiofréquences.
[0044] Le procédé selon l’invention est un procédé de collage inversé. Il comprend, en référence à la figure 2, une étape de fourniture d’un substrat semi-conducteur 10 comprenant un substrat de base 1 en matériau monocristallin et une couche de piégeage de charges 2 en silicium polycristallin agencée sur le substrat de base, suivie d’une étape d’oxydation de la couche de piégeage de charges 2 pour former une couche d’oxyde 3 agencée sur ladite couche de piégeage de charges.
[0045] La couche de piégeage de charges 2 peut être formée par épitaxie sur le substrat de base 1, ou alternativement déposée sur ledit substrat de base notamment par dépôt chimique en phase vapeur, communément appelé selon la terminologie anglaise « Chemical Vapor Déposition » et désigné sous l’acronyme CVD.
[0046] L’oxydation de la couche de piégeage de charges 2 est réalisée au moins en partie à une température comprise entre 750°C et 875°C.
[0047] Un tel procédé permet de former un substrat receveur 30 par collage inversé dont la couche d’oxyde présente une tension de claquage plus élevée que si l’oxydation avait été réalisée à une température supérieure à 875°C.
[0048] La couche d’oxyde 3 formée présente une épaisseur de quelques centaines de nanomètres (nm), de préférence comprise entre 200 nm et 400 nm.
[0049] La couche de piégeage de charges restant après l’oxydation présente de préférence une épaisseur comprise entre 20 nm et 500 nm.
[0050] Les termes « au moins en partie » signifient que l’intégralité de l’oxydation est réalisée à une température comprise entre 750°C et 875°C, ou qu’une partie seulement de l’oxydation est réalisée à une température comprise entre 750°C et 875°C.
[0051] Selon un mode de réalisation, on commence par oxyder la couche de piégeage de charges 2 à une température Ti comprise entre 750°C et 1000°C, puis on diminue la température directement ou progressivement jusqu’à atteindre une température T2 inférieure à Ti, comprise entre 750°C et 875°C, où l’oxydation est poursuivie.
[0052] La température Ti peut donc être inférieure à 875°C, ou bien être supérieure à 875°C par exemple égale à 900°C ou à 950°.
[0053] Selon ce mode de réalisation, la portion supérieure de la couche d’oxyde 3 a été réalisée à la température Tb tandis que la portion inférieure de la couche d’oxyde 3 a été réalisée à la température T2, inférieure à T,. En effet, la couche de piégeage de charges 2 est oxydée depuis sa face supérieure vers sa face inférieure, et l’interface d’oxydation se déplace depuis la face supérieure vers la face inférieure au fur et à mesure de l’avancement de la réaction.
[0054] Ce mode de réalisation permet d’augmenter la vitesse d’oxydation de la portion supérieure de la couche de piégeage de charges 2, puisque la vitesse d’oxydation augmente avec la température, et donc de diminuer le temps nécessaire à l’oxydation de la couche de piégeage.
[0055] L’augmentation de la tension de claquage de la couche d’oxyde 3 est observée à la fois dans le cas où l’intégralité de l’oxydation est réalisée à une température comprise entre 750°C et 875°C, et dans le cas où une partie seulement de l’oxydation est réalisée à une température comprise entre 750°C et 875°C. Il est en effet simplement nécessaire qu’au moins une portion de la couche de piégeage de charges 2 qui s’étend depuis l’interface entre ladite couche de piégeage de charges et le substrat de base vers la surface libre de la couche de piégeage de charges, soit oxydée à une température comprise entre 750°C et 875°C.
[0056] Il est possible d’ajuster les paramètres d’oxydation afin de minimiser la portion de la couche de piégeage de charges réalisée à la température comprise entre 750°C et 875°C, et donc le temps total de l’étape d’oxydation.
[0057] Selon un mode de réalisation, au moins 50%, de préférence au moins 70%, de l’épaisseur de la couche d’oxyde 3 est réalisée à la première température Ti, et au moins 20%, de préférence au moins 30%, de l’épaisseur de la couche d’oxyde est réalisée à la deuxième température T2.
[0058] Une étude de l’évolution du temps de croissance d’une couche d’oxyde en fonction de la température, pour des cristaux d’orientations cristallines différentes, a été réalisée.
[0059] La figure 4 est un graphe qui représente le temps de croissance (en heures) d’une couche d’oxyde d’une épaisseur de 400 nm en fonction de la température (en degrés Celsius), pour des cristaux d’oxyde d’indices de Miller <100> (courbe Ei) et <111> (courbe E2).
[0060] La figure 5 est un graphe qui représente l’écart relatif de vitesse de croissance Δν (en pourcentage relatif) entre les cristaux d’oxyde d’indices de Miller <100> de la courbe Ei et <111> de la courbe E2 de la figure 4, en fonction de la température (en degrés Celsius).
[0061] Ces résultats montrent que plus la température est basse, plus l’écart de vitesse de croissance entre les cristaux d’orientations cristallines différentes <100> et <111> est important. En particulier, cet écart relatif est d’environ 48 % lorsque la température est de 875°C, puis augmente pour des températures inférieures à 875°C, au-delà de 50 %.
[0062] Au contraire, plus la température est élevée, plus l’écart de vitesse de croissance entre les cristaux d’orientations cristallines différentes <100> et <111> est faible. En particulier, cet écart est d’environ 9 % lorsque la température est de 1200°C.
[0063] De plus, le temps d’oxydation augmente très fortement pour des températures inférieures à 1000°C, et encore davantage pour des températures inférieures à 850°C. Ainsi, il est souhaitable de ne pas descendre en dessous de 750°C afin que le procédé puisse être réalisable dans un temps compatible avec les cadences industrielles et reste économiquement viable.
[0064] L’oxydation de la couche de piégeage de charges 2 est accompagnée de l’oxydation de la face opposée du substrat de base 1. Compte tenu de la différence de matériaux entre les deux faces du substrat, il se produit une déformation du substrat semiconducteur 10 comprenant le substrat de base 1 et la couche de piégeage de charges 2. Cette déformation est globale, c’est-à-dire que la courbure du substrat dans son ensemble est modifiée afin de prendre une forme concave ou convexe. Lorsque le substrat se présente sous la forme d’un disque, celui-ci possède après déformation une forme généralement parabolique.
[0065] Plus précisément, lors de l’oxydation, la couche de piégeage de charges 2 récupère les contraintes mécaniques de la couche d’oxyde 3 en croissance. Le substrat se déforme alors de manière convexe.
[0066] Les termes « convexe » et « concave » s’entendent par rapport à la courbure de la face du substrat 30 destinée à former l’interface de collage avec le substrat donneur décrit dans la suite du présent texte, dite « face avant ». Dès lors, le substrat est dit « convexe » lorsque la courbure de la face avant est convexe, et est dit « concave » lorsque la courbure de la face avant est concave.
[0067] Le substrat 30 représenté sur la figure 6 a été déformé de manière convexe. La face avant 31 est la face supérieure. La face arrière 32 est parallèle à la face avant.
[0068] La courbure du substrat est typiquement quantifiée par un paramètre d’amplitude appelé « bow » en anglais et noté Bw.
[0069] Bw correspond à la distance entre le point central C du plan médian Pm (représenté en traits pointillés) du substrat et un plan de référence P correspondant à un support de référence sur lequel repose le substrat. Bw est positif dans le cas d’une courbure convexe conformément à la figure 6, et négatif dans le cas d’une courbure concave.
[0070] Le demandeur a en outre remarqué que le fait de réaliser au moins en partie l’oxydation de la couche de piégeage de charges 2 à une température plus basse comparativement à l’état de l’art, en particulier à une température comprise entre 750°C et 875°C, permet de diminuer le bow Bw. Les différences de courbure entre la surface in férieure de la couche de piégeage de charges 2 à l’interface avec le substrat de base 1 et la surface supérieure de la couche de piégeage de charges à l’interface avec l’oxyde 3 sont ainsi réduites, ce qui réduit de ce fait les contraintes mécaniques au sein de la couche de piégeage de charges.
[0071] A partir du substrat receveur 30 obtenu par le procédé décrit précédemment, on fabrique une structure de type semi-conducteur sur isolant pour applications radiofréquences, par un procédé de fabrication dont les étapes sont décrites ci-dessous.
[0072] On fournit le substrat receveur 30, qui comprend successivement le substrat de base 1, la couche de piégeage de charges 2, et la couche d’oxyde 3. On fournit également un second substrat, dit substrat donneur, en matériau semi-conducteur monocristallin.
[0073] On forme une zone de fragilisation dans le substrat donneur, de sorte à délimiter une couche semi-conductrice à transférer. La zone de fragilisation est formée dans le substrat donneur à une profondeur prédéterminée qui correspond sensiblement à l’épaisseur de la couche semi-conductrice à transférer. De préférence, la zone de fragilisation est créée par implantation d’espèces atomiques, par exemple des atomes d’hydrogène et/ou d’hélium, dans le substrat donneur. En pratique, l’implantation des espèces atomiques est de préférence réalisée directement au travers du matériau semiconducteur monocristallin à la surface libre du substrat donneur.
[0074] On colle ensuite le substrat donneur sur le substrat receveur. La couche d’oxyde et la couche à transférer se trouvent à l’interface de collage.
[0075] On procède ensuite au détachement du substrat donneur le long de la zone de fragilisation, afin de transférer la couche semi-conductrice sur le substrat receveur (procédé Smart Cut™). On obtient ainsi la structure finale, dans laquelle la couche d’oxyde est agencée entre la couche de piégeage de charges et la couche semi-conductrice transférée.
[0076] De manière alternative, le transfert de la couche semi-conductrice peut être réalisé par amincissement du substrat donneur par sa face opposée à l’interface de collage, jusqu’à l’obtention de l’épaisseur souhaitée pour la couche semi-conductrice. RESULTATS EXPERIMENTAUX
[0077] Evolution de l’intensité du courant électrique dans la structure en fonction du champ électrique
[0078] Pour illustrer les avantages obtenus par le procédé de l’invention décrit précédemment, une étude de l’évolution du courant électrique dans la structure en fonction du champ électrique a été réalisée.
[0079] La figure 7 montre un graphe qui représente l’évolution de l’intensité du courant, en ampère (A) avec un facteur 100 afin de rendre le graphe plus lisible, en fonction du champ électrique, en Mégavolt par centimètre (MV/cm), pour différents substrats obtenus par collage inversé conformément à l’invention. Lesdits substrats diffèrent par
[0080]
[0081]
[0082]
[0083] les conditions de formation d’oxydation du substrat receveur pour former la couche d’oxyde enterrée.
On mesure le courant électrique entre la masse et la surface libre du substrat par l’intermédiaire d’une pièce d’aluminium agencée sur la couche d’oxyde et d’une pointe de mesure.
Les courbes référencées Cref, Cb C2, C3, C4, et C5 sont les suivantes :
- la courbe Cref correspond à la référence, c’est-à-dire un substrat obtenu par collage direct, avec une couche d’oxyde de 4000 Angstrôm. Elle présente une rupture de pente correspondant à un champ électrique maximal d’environ 7 MV/cm ;
- la courbe Ci correspond à une oxydation réalisée intégralement à 850°C sans recuit additionnel. Elle présente un champ électrique maximal d’environ 6 MV/cm ;
- la courbe C2 correspond à une oxydation réalisée à 950°C puis dont la température a été augmentée à 1100°C dans un four traditionnel pendant 1 heure.. Elle présente un champ électrique maximal d’environ 3,7 MV/cm ;
- la courbe C3 correspond à une oxydation réalisée intégralement à 950°C sans recuit thermique. Elle présente un champ électrique maximal d’environ 3,5 MV/cm ;
- la courbe C4 correspond à une oxydation réalisée intégralement à 950°C suivie d’un recuit thermique RTA (Recuit Thermique Rapide, ou « Rapid Thermal Annealing » en anglais) de 45s à 1100°C. Elle présente un champ électrique maximal d’environ 2,8 MV/cm ;
- la courbe C5 correspond à une oxydation réalisée intégralement à 1000°C suivie d’un recuit thermique RTA de 45s à 1100°C. Elle présente un champ électrique maximal d’environ 2,8 MV/cm.
Ces résultats montrent qu’une diminution de la température d’oxydation permet d’augmenter le champ électrique maximal, ce qui se traduit par une augmentation correspondante de la tension de claquage.
Liste des documents cités
[ 1]: Effect ofPhysical Stress on the Dégradation ofThin SiO 2 Films Under Electrical Stress, Tien-Chun Yang, 2000 IEEE.
Claims (1)
- Revendications
[Revendication 1] Procédé de fabrication d’un substrat receveur (30) pour une structure de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes : - fourniture d’un substrat semi-conducteur (10) comprenant un substrat de base (1) en matériau monocristallin et une couche de piégeage de charges (2) en silicium polycristallin agencée sur le substrat de base (1), - oxydation de la couche de piégeage de charges (2) pour former une couche d’oxyde (3) agencée sur ladite couche de piégeage de charges, le procédé étant caractérisé en ce que l’oxydation de la couche de piégeage de charges (2) est réalisée au moins en partie à une température inférieure ou égale à 875°C. [Revendication 2] Procédé selon la revendication 1, dans lequel l’oxydation de la couche de piégeage de charges (2) est réalisée au moins en partie à une température supérieure ou égale à 750°C. [Revendication 3] Procédé selon la revendication 1 ou la revendication 2, dans lequel l’oxydation de la couche de piégeage de charges (2) est réalisée de la manière suivante : - démarrage de l’oxydation à une première température (Tt) comprise entre 750°C et 1000°C, - diminution de la température jusqu’à une deuxième température (T2), inférieure à la première température (Ti), comprise entre 750°C et 875°C, - poursuite de l’oxydation à la deuxième température (T2). [Revendication 4] Procédé selon la revendication 3, dans lequel la diminution de la température depuis la première température (Ti) à la deuxième température (T2) est progressive. [Revendication 5] Procédé selon la revendication 3 ou la revendication 4, dans lequel au moins 50%, de préférence au moins 70%, de l’épaisseur de la couche d’oxyde est réalisée à la première température (TJ, et au moins 20%, de préférence au moins 30%, de l’épaisseur de la couche d’oxyde est réalisée à la deuxième température (T2). [Revendication 6] Procédé selon l’une quelconque des revendications précédentes, dans lequel la couche d’oxyde (3) formée a une épaisseur comprise entre 200 nm et 400 nm. [Revendication 7] Procédé selon l’une quelconque des revendications précédentes, dans lequel la couche de piégeage de charges (2) présente une épaisseur comprise entre 20 nm et 500 nm. [Revendication 8] Procédé selon l’une quelconque des revendications précédentes, dans lequel la couche de piégeage de charges (2) est préalablement déposée sur le substrat de base (1) en matériau monocristallin par dépôt chimique en phase vapeur à basse pression dans un réacteur. [Revendication 9] Procédé de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences, caractérisé en ce qu’il comprend les étapes suivantes : - fabrication d’un substrat receveur (30) selon l’une quelconque des revendications précédentes, - fourniture d’un substrat donneur comprenant un substrat en matériau semi-conducteur monocristallin, - collage du substrat donneur sur le substrat receveur, - transfert d’une couche semi-conductrice du substrat donneur sur le substrat receveur. [Revendication 10] Procédé selon la revendication 9, dans lequel ledit transfert comprend les étapes suivantes : - implantation d’espèces atomiques dans le substrat donneur de manière à former une zone de fragilisation qui délimite une couche de matériau semi-conducteur monocristallin à transférer, - collage du substrat donneur sur le substrat receveur, la couche d’oxyde et la couche de matériau semi-conducteur monocristallin à transférer étant à l’interface de collage, - détachement du substrat donneur le long de la zone de fragilisation afin de transférer la couche de matériau semi-conducteur monocristallin sur le substrat receveur, la couche d’oxyde étant agencée entre la couche de piégeage de charges et la couche de matériau semi-conducteur monocristallin transférée. [Revendication 11] Procédé selon la revendication 10, dans lequel le matériau semiconducteur monocristallin s’étend à la surface du substrat donneur, l’implantation des espèces atomiques étant réalisée directement au travers de ladite surface. 1/3
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1900194A FR3091618B1 (fr) | 2019-01-09 | 2019-01-09 | Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure |
| KR1020217024403A KR20210110678A (ko) | 2019-01-09 | 2020-01-08 | 라디오 주파수 애플리케이션들을 위한 절연체-상-반도체 구조를 위한 리시버 기판을 제작하기 위한 프로세스 및 그러한 구조를 제작하기 위한 프로세스 |
| PCT/FR2020/050028 WO2020144438A1 (fr) | 2019-01-09 | 2020-01-08 | Procede de fabrication d'un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d' une telle structure |
| SG11202104395WA SG11202104395WA (en) | 2019-01-09 | 2020-01-08 | Process for fabricating a receiver substrate for a semiconductor-on-insulator structure for radiofrequency applications and process for fabricating such a structure |
| US17/414,858 US20210407849A1 (en) | 2019-01-09 | 2020-01-08 | Process for producing a receiver substrate for a semiconductor-on-insulator structure for radiofrequency applications and process for producing such a structure |
| CN202080006094.7A CN112997290A (zh) | 2019-01-09 | 2020-01-08 | 制造用于射频应用的绝缘体上半导体结构的接收方衬底的方法和制造这种结构的方法 |
| DE112020000367.1T DE112020000367T5 (de) | 2019-01-09 | 2020-01-08 | Verfahren zur Herstellung eines Empfängersubstrats einer Halbleiter-auf-Isolator-Struktur für Hochfrequenzanwendungen und Verfahren zur Herstellung einer solchen Struktur |
| TW109100617A TW202105522A (zh) | 2019-01-09 | 2020-01-08 | 用於供射頻應用之半導體-絕緣體結構的接收器基材之製造方法以及該結構之製造方法 |
| JP2021532344A JP7480448B2 (ja) | 2019-01-09 | 2020-01-08 | 無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板を製造するためのプロセス及び係る構造を製造するためのプロセス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1900194A FR3091618B1 (fr) | 2019-01-09 | 2019-01-09 | Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3091618A1 true FR3091618A1 (fr) | 2020-07-10 |
| FR3091618B1 FR3091618B1 (fr) | 2021-09-24 |
Family
ID=67185189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1900194A Active FR3091618B1 (fr) | 2019-01-09 | 2019-01-09 | Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20210407849A1 (fr) |
| JP (1) | JP7480448B2 (fr) |
| KR (1) | KR20210110678A (fr) |
| CN (1) | CN112997290A (fr) |
| DE (1) | DE112020000367T5 (fr) |
| FR (1) | FR3091618B1 (fr) |
| SG (1) | SG11202104395WA (fr) |
| TW (1) | TW202105522A (fr) |
| WO (1) | WO2020144438A1 (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010017294A1 (en) * | 1997-11-14 | 2001-08-30 | Nobutoshi Aoki | Method and equipment for manufacturing semiconductor device |
| JP2002141343A (ja) * | 2000-08-24 | 2002-05-17 | Tokyo Electron Ltd | 熱処理装置設定温度の作成方法、および熱処理方法 |
| EP1463121A1 (fr) * | 2001-11-30 | 2004-09-29 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur et proc d de fabrication |
| WO2016081356A1 (fr) * | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | Plaquette semi-conducteur sur isolant haute résistivité et procédé de fabrication |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7772087B2 (en) * | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| FR2914492A1 (fr) * | 2007-03-27 | 2008-10-03 | Soitec Silicon On Insulator | Procede de fabrication de structures avec couches ferroelectriques reportees. |
| FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
| FR3068508B1 (fr) | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
-
2019
- 2019-01-09 FR FR1900194A patent/FR3091618B1/fr active Active
-
2020
- 2020-01-08 US US17/414,858 patent/US20210407849A1/en active Pending
- 2020-01-08 JP JP2021532344A patent/JP7480448B2/ja active Active
- 2020-01-08 KR KR1020217024403A patent/KR20210110678A/ko unknown
- 2020-01-08 TW TW109100617A patent/TW202105522A/zh unknown
- 2020-01-08 WO PCT/FR2020/050028 patent/WO2020144438A1/fr active Application Filing
- 2020-01-08 CN CN202080006094.7A patent/CN112997290A/zh active Pending
- 2020-01-08 DE DE112020000367.1T patent/DE112020000367T5/de active Pending
- 2020-01-08 SG SG11202104395WA patent/SG11202104395WA/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010017294A1 (en) * | 1997-11-14 | 2001-08-30 | Nobutoshi Aoki | Method and equipment for manufacturing semiconductor device |
| JP2002141343A (ja) * | 2000-08-24 | 2002-05-17 | Tokyo Electron Ltd | 熱処理装置設定温度の作成方法、および熱処理方法 |
| EP1463121A1 (fr) * | 2001-11-30 | 2004-09-29 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur et proc d de fabrication |
| WO2016081356A1 (fr) * | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | Plaquette semi-conducteur sur isolant haute résistivité et procédé de fabrication |
Non-Patent Citations (1)
| Title |
|---|
| TIEN-CHUN YANG: "Effect of Physical Stress on the Dégradation of Thin SiO Films Under Electrical Stress", 2000 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG11202104395WA (en) | 2021-05-28 |
| TW202105522A (zh) | 2021-02-01 |
| JP2022516600A (ja) | 2022-03-01 |
| JP7480448B2 (ja) | 2024-05-10 |
| US20210407849A1 (en) | 2021-12-30 |
| KR20210110678A (ko) | 2021-09-08 |
| DE112020000367T5 (de) | 2021-09-30 |
| WO2020144438A1 (fr) | 2020-07-16 |
| CN112997290A (zh) | 2021-06-18 |
| FR3091618B1 (fr) | 2021-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1922752B1 (fr) | Procede de report d'une couche mince sur un support | |
| FR2804245A1 (fr) | Procede de formation d'une couche mince cristalline contenant du silicium | |
| FR2983342A1 (fr) | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue | |
| EP1830401B1 (fr) | Microstructure pour la formation d'un substrat en silicium et germanium sur isolant et de type Si1-XGeX | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| FR3076292A1 (fr) | Procede de transfert d'une couche utile sur un substrat support | |
| EP4128329B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| WO2021105575A1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin | |
| WO2020128354A1 (fr) | Substrat de type semi-conducteur sur isolant pour des applications radiofréquences | |
| WO2021191511A1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| EP2795668B1 (fr) | Procede de fabrication d'un empilement mos sur un substrat en diamant | |
| FR2787919A1 (fr) | Procede de realisation d'un substrat destine a faire croitre un compose nitrure | |
| WO2021019137A1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin | |
| EP2979306A1 (fr) | Procédé de fabrication d'une structure à multijonctions pour cellule photovoltaïque | |
| FR3091618A1 (fr) | Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure | |
| FR2940852A1 (fr) | Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation | |
| WO2021105576A1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR2933235A1 (fr) | Substrat bon marche et procede de fabrication associe | |
| FR3106019A1 (fr) | Procede de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| FR3130296A1 (fr) | Procede de fabrication d’une structure semi-conductrice comprenant un substrat de carbure de silicium polycristallin et une couche active de carbure de silicium monocristallin | |
| WO2024084179A1 (fr) | Procede de fabrication d'une couche piezoelectrique sur un substrat | |
| WO2022074318A1 (fr) | Procédé de fabrication d'un substrat pour la croissance épitaxiale d'une couche d'un alliage iii-n à base de gallium | |
| WO2022008809A1 (fr) | Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe | |
| WO2022129726A1 (fr) | Procede de fabrication d'une structure semi-conductrice comprenant une zone d'interface incluant des agglomerats | |
| WO2023052704A1 (fr) | Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20200710 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |