JPS62296246A - プロセツサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔概　要〕 プロセッサシステムであって、ソフトウェア障害が発生
したときにこれを検出するタイマー回路を用い、このタ
イマー回路からのタイムアウト信号によって当該プロセ
ッサをリセットし、初期設定を行うように構成すること
によりシステム内の他の装置群に二次障害が波及しない
ようにする。

（産業上の利用分野〕 本発明はプロセッサシステムに関し、特に当該プロセッ
サがソフトウェア障害により暴走したとき、これによる
二次障害が当該システム内の他の装置群に波及しないよ
うにしたプロセッサシステムに関する。

プロセッサシステム内に生ずる障害のうちハードウェア
障害については比較的その発見が容易である。しかしソ
フトウェア障害については、その障害が起きてみないと
分らないことが多い。一般的にはソフトウェア障害は外
部に起因する場合と内部に起因する場合とに大別され、
外部要因としては例えば外来ノイズが、内部要因として
はプログラム上のいわゆるバグがそれぞれある。いずれ
にせよ、これらのソフトウェア障害が発生すると、最悪
、プロセッサの暴走という事態を招く。そしてさらには
このプロセッサの配下の装置群、いわゆるＩ　／　Ｏ（
Ｉｎｐｕｔｌｏｕｔｐｕｔ）装置群等に二次障害が波及
する。したがってプロセッサシステムにとってソフトウ
ェア障害に対する対策は不可欠なものである。

〔従来の技術〕

プロセッサシステムにおけるソフトウェア障害対策とし
て従来次の２つの手法が採られており、一般的に広く採
用されている。第１の手法はプロセッサならびにメモリ
を２重化しておき、障害発生時に現用系から予備系に切
替えるというものである。第２の手法は障害発生時にプ
ログラム上の割込みによってプロセッサに通知し、障害
処理プログラムの実行を開始するというものである。い
わば、第１の手法はハードウェア上の対策、第２の手法
はソフトウェア上の対策である。

〔発明が解決しようとする問題点〕 上記第１の手法、すなわちプロセッサならびにメモリを
２重化する手法では当然にハードウェアの増大を招きコ
スト高になるという問題点がある。

また、上記第２の手法、すなわち障害処理プログラムル
ーチンにジャンプするという手法では、プロセッサが暴
走している状態では、必ずそのルーチンにジャンプする
という保証がなく信頼性が低下するという問題点がある
。そしてさらに、上記第１および第２の手法に共通した
ことであるが、プログラム上のバグ等に起因してプログ
ラムが誤って読み込まれた場合にはプロセッサの暴走を
止めることは不可能である。さらにまた、その暴走によ
り配下のＩ１０装置等に二次障害が波及してもこれを止
めることができない等の諸問題点が生ずる。

〔問題点を解決するための手段〕

第１図は本発明の原理構成を示すブロック図である。本
図において本発明に係るプロセッサシステム１０の主要
部はプロセッサ（ＣＰＵ）１１、共通バス１２、タイマ
ー回路（ＴＩＭ）１３および遅延回路（ＤＬＹ）１４で
ある。その他の部分は、共通バス】２を介してプロセッ
サ１１により制御される装置群、例えばメモリ　（ＭＩ
Ｅ、Ｍ）１５．１１０装ｒｆｉ１６−１　、　ＩＧ−２
等−（：アル。特ニ注目−４−ヘキことは、遅延回路１
４の出力が、プロセッサ１１のリセット人力Ｒに印加さ
れることである。

〔作　用〕

タイマー回路１３は予め組み込まれたプログラムにより
一定周期でクリアーされるようになっている。もしソフ
トウェア障害が発生しプロセッサが暴走すれば、その一
定周期のクリアーは行われず、タイマー回路１３はタイ
ムアウト信号］゛。ｕｌを初めて出力する。このタイム
アウト信号Ｔ。ｕｔは遅延回路１４により、所定パルス
幅のワンショット信号Ｓに変換され、プロセッサ１１の
リセット入力Ｒに印加される。

プロセッサ１１のリセット入力Ｒは通常のプロセッサに
は殆ど備えられており、プロセッサ１１の初期設定のた
めに用いられる。この場合、初期設定を確実に行う必要
があり、所定パルス幅の上記ワンショット信号Ｓを遅延
回路１４により生成する。

かくしてプロセッサ１１は暴走を継続させることなく初
期設定されることになり、他の装置群への二次障害の波
及は食い止められる。しかし、初期設定しただけでは再
び元のプログラムの実行が開始され、ソフトウェア上の
バグに起因する障害であれば、同様のソフトウェア障害
が再び繰り返されるおそれがある。そこで、その初期設
定に伴い、例えばＷａｉｔ命令の実行をまず行うように
し、プロセッサ１１をプログラム実行の待ち状態に保持
しておく。この間、適当なアラーム表示により、オペレ
ータにその待ち状態を通知すれば良い。なお、この待ち
状態の解除は、外部からのりスタート人力により行える
。

〔実施例〕

第２図は本発明の一実施例を示す回路図である。

ただし、第１図における主要部のみについての実施例で
ある。また、第３図は第２図の回路の動作説明に用いる
タイムチャートである。なお第３図の（１）〜（５）欄
の波形はそれぞれ第２図の０〜０部分に現れる信号の波
形を示す。第２図および第３図を参照すると、プロセッ
サシステム内のシステムクロックＣＬＫは（１）欄の如
く発生ずる。このクロックＣＬＫに同期しながらプロセ
ッサ１１が正常動作を続けている限り、プロセッサ１１
からは一定周期でクリアー信号ＣＬＲが供給され、タイ
マー回路１３の出力は変化しない。ところが、プロセッ
サ１１にソフトウェア障害が発生すると、クリアー信号
ＣＬＲが発生せず、その一定周期をオーバーすると、タ
イマー回路１３からは（２１１ｌｆＩに示すタイムアウ
ト信号Ｔ’ｏｕｔが出力される。このタイムアウト信号
Ｔ　、、、はさらに遅延回路１４に印加される。遅延回
路１４は、図示する如く、Ｄ−フリップ・フロップ１４
１、カウンタ１４２、インバータ１４３およびナントゲ
ート１４４からなり、タイムアウト信号Ｔ　ｍｔを引き
伸ばし、所定パルス幅のワンショット信号Ｓに変換する
働きをする。すなわち、Ｄ−フリップ・フロップ１４１
はまずタイムアウト信号Ｔ　Ｏｕｔによってセットされ
（第（３１１ｖＡ）　、ワンショット信号Ｓの前縁を作
る。このとき、カウンタ１４２のイネーブル入力已に、
フリップ・クロック１４１のＱ出力が印加されるから、
カウンタ１４２はクロックＣＬＫの計数を開始する。そ
して計数値がカウンタ１４２の上限に達するとリップル
キャリー出力ＲＣ（第（４）欄）が送出され、フリップ
・フロップ１４１をリセットする（第（５）欄のＲ５Ｔ
）。

ここにワンショット信号Ｓの後縁を得る。例えば数１０
０　ｔｔ３のパルス幅を有するワンショット信号Ｓは、
プロセッサ１１を確実にリセットし初期設定する。その
後、既述のようにプロセッサ１１は待ち状態に置かれる
。この待ち状態においては、外部に対しアラーム表示す
るのが望ましい。この−例として、Ｉ１０装宣の１つで
あるＣＲＴにおいてアラームメツセージを表示すること
とする。あるいは、ベル、ブザーを鳴らしても良い。こ
れによりオペレータは即刻ソフトウェア障害の発生を知
り、もし一時的な障害ならばりスタート入力をプロセッ
サ１１に与え、プログラム実行を再開する。もし、ソフ
トウェアのバグ等であれば、入念にバグ処理した後リス
タート入力を与える。

いずれにしても、プロセッサ１１の暴走を検知すること
によってシステム全体を即刻、待ち状態に置くことにな
るから、他の装置群（Ｉｌｏ、　Ｍ［！Ｍ）に二次障害
が波及することはあり得ない。

〔発明の効果〕

以上説明したように本発明によれば、従来の第１の手法
の如くハードウェアの大幅な増大を招くことなく、また
、従来の第２の手法の如く、障害処理ルーチンに確実に
ジャンプする保証がないという問題点を、完全なハード
ウェアによる操作（タイマー回路１３と遅延回路１４を
経てプロセッサ１１を外部からリセット）によって解消
するとともに、他の装置群への二次障害の波及を６゛「
実に防止することを可能とする。

【図面の簡単な説明】

第１図は本発明の原理構成を示すブＯツク図、第２図は
本発明の一実施例を示す回路図、第３図は第２図の回路
の動作説明に用いるタイムチャートである。 １０・・・プロセ・ノサシステム、 １１・・・プロセッサ、　　　　１２・・・共通バス、
１３・・・タイマー回路、　　　　１４・・・遅延回路
、Ｒ・・・・・・プロセッサのりセント入力、Ｔ帥・・
・タイムアウト信号、 Ｓ・・・・・・ワンショット信号。

Claims (1)

1. 【特許請求の範囲】 １、少なくともリセット入力を備えるプロセッサと、共
   通バスを介し該プロセッサにより制御される装置群とか
   らなるプロセッサシステムにおいて、 前記共通バスを介し、前記プロセッサの暴走を検出した
   とき、タイムアウト信号を出力するタイマー回路と、 該タイムアウト信号を所定パルス幅のワンショット信号
   に変換して出力する遅延回路とを有し、該ワンショット
   信号を前記プロセッサのリセット入力に印加することに
   より該プロセッサを初期設定するとともに、該プロセッ
   サを待ち状態に保持することを特徴とするプロセッサシ
   ステム。