JPS62281457A - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JPS62281457A
JPS62281457A JP12522886A JP12522886A JPS62281457A JP S62281457 A JPS62281457 A JP S62281457A JP 12522886 A JP12522886 A JP 12522886A JP 12522886 A JP12522886 A JP 12522886A JP S62281457 A JPS62281457 A JP S62281457A
Authority
JP
Japan
Prior art keywords
lead
lead frame
pins
directions
brazing materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12522886A
Other languages
English (en)
Inventor
Katsuyuki Takarasawa
宝沢 勝幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP12522886A priority Critical patent/JPS62281457A/ja
Publication of JPS62281457A publication Critical patent/JPS62281457A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 (産業上の利用分野) 本発明は、ICパッケージ用リードフレームの内、リー
ドピン幅及び間隔が狭く、複雑な形状をした四方向にろ
う材付リードピンを有するリードフレームを作る方法に
関する。
(従来の技術と問題点) 従来、ろう材付リードフレームを製造する方法としては
、予めろう材をクラッドしたリードフレーム用材料をプ
レス加工により外形を成形して作る方法があるが、この
方法はデュアルインラインパッケージ用の二方向にリー
ドピンををするリードフレームの製造にしか適用するこ
とができず、フラントパソケージ用の四方向にリードピ
ンを有するリードフレームを作る場合には、予めエツチ
ング加工又はプレス加工して四方向にリードピンを有す
るリードフレームを作り、然る後このリードフレームの
四方向のリードピンのろう件部に夫々所定の長さに切断
したろう材テープをスポット溶接により仮止めしている
一方、昨今ICの集積度が増すにしたがってリードピン
の間隔やリードピン幅が狭くなり、且つリードフレーム
の厚さも益々薄くなるj頃向にあり、前述のろう材テー
プを仮止めする為のスポット溶接時の通電痕によるリー
ドピンの折損、仮止め不良によるろう材剥離、位置ずれ
等に起因する不良品の発生が問題になっていた。
(発明の目的) 本発明は、上記問題点を解決するためになされたもので
、従来の方法では作ることのできなかった四方向にろう
材付リードピンを有するリードフレームを、精度良く作
る方法を提供することを目的とするものである。
(問題点を解決するための手段) 上記問題点を解決するための本発明のリードフレームの
製造方法は1、予めろう材を二条クラッドしたリードフ
レーム用材料帯材を、エツチング加工又はプレス加工し
て、相対する二方向にろう材付リードピンを存する方形
枠状のリードフレームを成形し、然る後このリードフレ
ームを2枚用意し、一方のリードフレームの二方向のリ
ードピンをリードフレームの厚さ分だけ平行に突出させ
た上90度回転して、他方のリードフレームの二方向の
り−ドビンを同一平面上で交叉させて組合せ、四方向に
ろう材付リードピンを有するリードフレームを作ること
を特徴とするものである。
(実施例) 本発明によるリードフレームの製造方法の一実施例を図
によって説明する。第1図に示す如くAg −Cu28
wt%より成る幅2.0m、厚さ0.03mのろう材1
を20關間隔に左右両側長手方向に二条平行にインレイ
接合したF e−N 142wt%より成る幅5.0鶴
、厚さ0.15鶴のリードフレーム用帯材2を、エツチ
ング加工して第2図に示す如くリードフレームの微細部
分のみ成形し、即ちリードピン幅0.2鰭、リードピン
間隔0 、5 mmのリードピン3の周囲を溶かして相
対向して成形し、次にこのリードフレーム用帯材2′を
プレス加工して切り離すと共にリードフレームの外形部
分を成形して、第3図に示す如く相対する二方向のリー
ドピン3のろう打部にろう材1′を備えた方形枠状のリ
ードフレーム4を成形した。然る後このリードフレーム
4を2枚用意し、一方のリードフレーム4の二方向のリ
ードピン3を、第4図に示す如くその基端部を屈曲させ
てリードフレーム4の厚さ分だけ平行に突出させ、この
一方のリードフレーム4′を90度回転させ、第5図に
示す如く他方のリードフレーム4の二方向のリードピン
3と同一平面上で交叉させて組合せ、四方向にろう材1
′付り一ドビン3を有するリードフレーム5を作った。
一方、従来の方法で、F e−N 142wt%より成
る幅50B、厚さ0.1511のリードフレーム用帯材
をエツチング加工して第6図に示す如く四方向にリード
フレーム3を有するリードフレーム6を作り、然る後こ
のリードフレーム6をリードピン3に第7図に示す如く
幅1.0璽菖、長さ20fl、厚さ0.06關のA g
 −Cu28wt%のろう材テープ7をスポット溶接に
より仮止めして、四方向にろう材7付り−ドビン3を有
するリードフレーム6′を作った。
こうして作った実施例のリードフレーム5と従来例のリ
ードフレーム6′とを比較検査した処、従来例のリード
フレーム6′のリードピン3にはろう材テープ7のスポ
ット溶接による通電痕が残り、しかもろう材の位置精度
が悪かったが、実施例のリードフレーム5のリードピン
3にはろう材の通電痕は無く、−ろう材の位置精度は極
めて高かった。
尚、上記実施例ではリードフレーム用帯材2がFe−N
i合金より成るが、Fe−Ni−Co合金或いはCuを
主としNi、Sn、Zn、Co。
S L % T i 、F e等を含有するCu系合金
でも良いものである。またろう材1がAg−Cu合金よ
り成るが、Ag、、Cuの他に”l’i、InXSnの
内生なくとも1種を含有する合金でも良いものである。
(発明の効果) 以上の説明で判るように本発明のリードフレームの製造
方法は、予めろう材をクラッドしたリードフレーム用帯
材をエツチング加工及びプレス加工して、相対する二方
向にろう材付リードピンを有する方形枠状のリードフレ
ームを作り、このリードフレーム2枚の一方のリードフ
レームのり一ドピンをリードフレームの厚さ分だけ平行
に突出させた上90度回転して他方のリードフレームの
リードピンと同一平面上で交叉させて組合わせるもので
あるから、ろう材の位置精度が高く、しかも同一平面内
にろう材が存在するので、四方向のリードピンのろう付
セット時の整合が極めて良いものが得られる。また従来
のようなろう材のテープのスポット溶接時に発生する通
電痕の無いリードフレームが得られるので、リードピン
のろう付セット後に折撰する心配が無く、従来困難であ
った微細な形状のリードピンのろう付が容易となる。
【図面の簡単な説明】
第1図乃至第5図は本発明のリードフレームの製造方法
の工程を示す図、第6.7図は従来のリードフレームの
製造方法を示す図である。 出願人  田中貴金属工業株式会社 3・・・リードピン 第5図 第6図

Claims (1)

    【特許請求の範囲】
  1. 予めろう材を二条クラッドしたリードフレーム用帯材を
    、エッチング加工又はプレス加工して、相対する二方向
    にろう材付リードピンを有する方形枠状のリードフレー
    ムを成形し、然る後このリードフレームを2枚用意し、
    一方のリードフレームの二方向のリードピンをリードフ
    レームの厚さ分だけ平行に突出させた上90度回転して
    他方のリードフレームの二方向のリードピンと同一平面
    上で交叉させて組合せ、四方向にろう材付リードピンを
    有するリードフレームを作ることを特徴とするリードフ
    レームの製造方法。
JP12522886A 1986-05-30 1986-05-30 リ−ドフレ−ムの製造方法 Pending JPS62281457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12522886A JPS62281457A (ja) 1986-05-30 1986-05-30 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12522886A JPS62281457A (ja) 1986-05-30 1986-05-30 リ−ドフレ−ムの製造方法

Publications (1)

Publication Number Publication Date
JPS62281457A true JPS62281457A (ja) 1987-12-07

Family

ID=14904995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12522886A Pending JPS62281457A (ja) 1986-05-30 1986-05-30 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS62281457A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513064U (ja) * 1991-07-30 1993-02-19 京セラ株式会社 リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513064U (ja) * 1991-07-30 1993-02-19 京セラ株式会社 リードフレーム

Similar Documents

Publication Publication Date Title
US3559285A (en) Method of forming leads for attachment to semi-conductor devices
JPS62281457A (ja) リ−ドフレ−ムの製造方法
JPS63102326A (ja) クラツド材
JPS61135145A (ja) リ−ドフレ−ム
JPH06179088A (ja) 金属板の加工方法およびリードフレームの製造方法
JPS62199041A (ja) 銀ろう付きリ−ドフレ−ムの製造方法
JPS62102549A (ja) 多面付けエツチング製品
JPS6123352A (ja) リ−ドフレ−ムおよび半導体装置
JPS60227456A (ja) 半導体装置用リ−ドフレ−ム
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPH0230190A (ja) 電子冷凍素子の製造方法
JPS59191360A (ja) 半導体装置用リードフレーム
JPH0312014A (ja) 磁気ヘッドコア素体の製造方法
JPH05315494A (ja) リードフレームの製造方法
JPS62172509A (ja) 磁気ヘツド用ラミネ−トシ−ルドバンの製造方法
JPH02302068A (ja) トランスファーモールド型混成集積回路
JPH0456159A (ja) リードフレームへのテープ貼着装置
JPS62239307A (ja) 磁気ヘツド及びその製造方法
JPH04171854A (ja) 半導体装置用リードフレーム
JPS59141389A (ja) 部分クラツド材の製造方法
JPS63104355A (ja) Icセラミツクパツケ−ジのシ−ルリングおよびその製造方法
JPS61279160A (ja) リ−ドフレ−ム
JPS629653A (ja) リ−ドフレ−ム用帯材の製造方法
JPH04171859A (ja) 半導体装置用リードフレーム
JPS61187352A (ja) フラツトパツク部品の製造方法