JPS61279160A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS61279160A
JPS61279160A JP60120510A JP12051085A JPS61279160A JP S61279160 A JPS61279160 A JP S61279160A JP 60120510 A JP60120510 A JP 60120510A JP 12051085 A JP12051085 A JP 12051085A JP S61279160 A JPS61279160 A JP S61279160A
Authority
JP
Japan
Prior art keywords
square
lead
leads
lead frame
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60120510A
Other languages
English (en)
Inventor
Kazunao Kudo
和直 工藤
Yoshikazu Hashimoto
義和 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP60120510A priority Critical patent/JPS61279160A/ja
Publication of JPS61279160A publication Critical patent/JPS61279160A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はフラットパッケージ用リードフレームの構造の
改良に係わる。
〈従来の技術〉 近年ICチップの大型化が進む一方で高密度実装に対す
る要求もますます増大しつつあシ、その容器として、4
方向にリードを有するフラットパッケージICが広く用
いられる。
第3図はこのようなフラットパッケージICの断面図で
ある。第3図において、リードフレームのり−ド1の先
端と?ンデイングワイヤ2で接続されたICチップ3は
パッケージ用セラミック4.4′と封止用低融点ガラス
5゜5′ニよって密封封止されている。尚、ICパンケ
ージの封止効果を上けるため、封止用低融点ガラス5.
5′とリードフレームのリード先端との接触部にはアル
ミニウム被核6が施されている。第3図に示すフラット
バックーソ用ICに用いられる刃型タイプリードフレー
ムの平面図を第4図に示す。第4図において、7はリー
ドフレームのリードを支持するタイバー、1はリードで
あシ、リード1のパッケージ用低融点ガラス5,5′封
止の内側部分を内リード1aと称し、封止ガラスの外側
部分を外リード1bと称する。8はICチップボンド部
である。
尚、第5図は方形タイプのタイバー7の4つの辺から内
側に向って突出されたリード群1に封止用低融点ガラス
によって融着されるパッケージ用セラミック4との関係
を示す平面図で、9はパッケージ用セラミック4の輪郭
を示す点線である。第5図に示すように、内リード1a
の先端が形成するICCチップタフ28の正方形と、外
リード1bのタイバー7に接続部(タイバー7の内縁)
が形成する正方形との辺は平行である。
第6図は第5図に示すリードフレームのリード部分の拡
大図である。第6図中、1はリード、9はパッケージ用
セラミックの輪郭、10はリード先端部のアルミニウム
被核部である。尚、リードフレームは一般に42〜49
%Ni  含有の鉄ニツケル合金の厚みは0.25M・
程度の薄板を打抜いて形成され、リード1の先端部分は
り−ド1と封止用低融点ガラス5,5′との融着性を改
善するため、0.2〜10μm 厚のアルミニウム被覆
が施される。
第6図に示す如く、方形のICチップ?ンド部8を封止
する方形のパッケージ用セラミック4,4′はその輪郭
の線9が示すように二つの正方形の辺は平行していて、
アルミニウム被覆10がリード1上に施されているアル
ミ被覆外郭線11も辺が平行した方形となっている。
また、封止用低融点ガラス5.5′はセラミック輪郭線
9とICCチップポンド8との間の領域をほぼ埋めつく
すので、リード1のICCチップタフ28の正方形及び
セラミック輪郭線9の正方形の角に近い勅のり−ド1が
低融点ガラスで融着される封止長Bと、上記二つの正方
形の辺の中央部のり−ド1が低融点ガラスで融着される
封止長Aとを比較するとA<B  であシ それぞれのアルミニウム被核部の長さをす。
aとすると a)t)である。
〈発明が解決しようとする問題点〉 ところで、第3図及び第5図に示したようなパッケージ
ICの封止性は、外部からの湿気の浸入のしやすさによ
って決る。
封止性を改善するには、 (1)  ガラスに拡散し融着効果をあげるアルミニウ
ム被覆部分a、bを長くすること、 (2)  リードの封止長A、Bを長くすること、のい
ずれかである。
第3図と第5図に示す従来のものでは、A<B 、a(
bであシ、角部の封止長B、アルミニウム被覆すは、辺
中央部の封止長A、アルミニウム被覆aに比較して、い
ずれも長く封止効果は辺中央部では角部に比較的して相
乗的に劣ることが分る。
本発明は従来例の以上述べたような問題点に鑑みてなさ
れたもので、封止効果の勝れたリードフレームを提供す
ることを目的としている。
く問題点を解決するための手段〉 かかる目的を達成した本発明によるリードフレームの構
成は、内リードの先端の形成する正方形と、外リードの
タイバー接続部の形成する正方形とが45ずれているこ
とを特徴とするものである。
く実 施 例〉 本発明によるリードフレームの一実施例を図面を参照し
て説明する。
第1図は本発明によるリードフレームの一実施例の平面
図である。リードフレームは厚さ0.25WzL程度の
42〜4!1%Ni  含有鉄ニツケル合金の帯板を第
1図に示すようなパターンに打ち抜いて形成される。リ
ードフレームの4辺のタイバ一部7から複数本のり−ド
1が中央に向って突出されリード先端部は正方形のIC
Cチップボンド8′を形成している。
ICCチップボンド8′の正方形はリードフレームのり
−ド1とタイバ一部7の接続部が形成する正方形7aと
はそれぞれの辺はほぼ45゜傾いている。また、パッケ
ージ用セラミックの輪郭を示す輪郭線9ともICCチッ
プボンド8′の正方形はほぼ45傾いている。第2図に
第1図に示すリード部分の部分的拡大図を示す。第2図
に示す如く、パッケージ用セラミックの輪郭線9の正方
形とICチップがンド部8′の正方形は45傾いていて
この間を封止用低融点ガラス5,5′によってほぼ埋め
つくされる。リード1と低融点ガラス5,5′の封止性
を向上するため内リード部1aには一様な幅すでアルミ
ニウム被覆が施され、その外郭は外郭線11で示される
。1bは外リード部分である。
第2図から明らかなように、本発明のリードフレームを
ICパンクーソに用いたものでは、パンケージ用セラミ
ックの輪郭線9の角部とICチップ+3?ンド部8′の
正形辺の辺中央部を結ぶように配置されるリード1の封
止長Bとセラミック輪郭線9の正方形の辺中央部とIC
Cチップポンド8′の正方形の角部とを結ぶように配置
されるリード1の封止長Aとを比較すると、 A<B であり、AはBより短かい。また、それぞれのアルミニ
ウム被覆長す、aを比較すると、a)b であシaはbよシ長い。
即ち、先きに述べた如<、rcパツケーソの封止効果を
あげるためには (1)  ガラスに拡散し融着効果をあけるアルミニウ
ム被覆部分を長くすること、 (2)  リードの封止長を長くすること、のいずれか
によってできるので、本発明のものでは封止長の長いリ
ード部分Bで1はアルミニウム被覆長すは短かく、封止
長の短がいり−ド部分Aではアルミニウム被覆長aは長
くなっているため、互いに封止効果を補充し合っている
。このだめ、ICチップボンド部分8′に四方から集中
される全リード1の封止性はほぼ均一に保たれるように
なった。
〈発明の効果〉 本発明によるリードフレームによレバ、内リードの先端
が形成する正方形と外リードのタイバー接続部の形成す
る正方形とがほぼ45゜ずれているため、リード全体の
制止長の長い部分のアルミニウム被覆は灯かくでもリー
ド全体の封止長が長いため、封止効果が得られ、リード
全体の封止長が短かい部分ではアルミニウム被覆の長さ
が長くされるようになっており、リード全体にわたって
ほぼ均一な優れた封止性効果が得られるようになった。
この場合、リードフレーム及びセラミックの材料の量は
従来のものと全く同等であるのでコスト的な負担は変ら
ない。また、アルミニウム被覆についてはICチップポ
ンド部にそって、従来のアルミニウム蒸着用マスクの方
向を変えるだけで、形状、寸法も特に変わらず、本発明
のリードフレームを用いることによるICパッケージ加
工用治具及び作業の特別な増加もない。
【図面の簡単な説明】
第1図は本発明のリードフレームの一実施例の平面図、
第2図は、第1図の部分的拡大図、第3図はフラットハ
ラケージICの断面図、第4図は従来の方形タイプリー
ドフレームの平面図、第5図は第4図に示す方形タイプ
リードフレームとパッケージ用セラミックの関係を示す
平面図、第6図は第5図に示すものの部分的拡大図であ
る。 図面中、 1はリード、1aは内リード、lbは外リード、7はタ
イツ々−18′はICチップ昶ンド部、9はパッケージ
用セラミックの輪郭を示す輪郭線、10はアルミニウム
被覆、11はアルミニウム被覆輪郭線である。

Claims (1)

    【特許請求の範囲】
  1. 内リードの先端の形成する正方形と、外リードのタイバ
    ー接続部の形成する正方形とが45°ずれていることを
    特徴とするリードフレーム。
JP60120510A 1985-06-05 1985-06-05 リ−ドフレ−ム Pending JPS61279160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60120510A JPS61279160A (ja) 1985-06-05 1985-06-05 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60120510A JPS61279160A (ja) 1985-06-05 1985-06-05 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS61279160A true JPS61279160A (ja) 1986-12-09

Family

ID=14787995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60120510A Pending JPS61279160A (ja) 1985-06-05 1985-06-05 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS61279160A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383364A (ja) * 1989-08-28 1991-04-09 Kyocera Corp ガラス封止型電子部品用パッケージ
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
JPH0395661U (ja) * 1990-01-12 1991-09-30

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
JPH0383364A (ja) * 1989-08-28 1991-04-09 Kyocera Corp ガラス封止型電子部品用パッケージ
JPH0395661U (ja) * 1990-01-12 1991-09-30

Similar Documents

Publication Publication Date Title
JPS61279160A (ja) リ−ドフレ−ム
JPS62142341A (ja) 半導体装置およびその製造方法
JP3316409B2 (ja) 複数のicチップを備えた半導体装置の構造
JPH09246457A (ja) リードフレーム
JPH05315540A (ja) 半導体装置
JPH0228351A (ja) 半導体装置
JPH036029Y2 (ja)
JPS5897849A (ja) 半導体素子
JPH07107922B2 (ja) サ−デイプ型半導体装置
JP2002368177A (ja) リードフレーム及び半導体装置
JPH0719872B2 (ja) 半導体装置
JPS6236287Y2 (ja)
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JPH02192743A (ja) 半導体装置
JP2522503B2 (ja) 半導体装置
JPH04196450A (ja) 半導体パッケージ
JPS6230498B2 (ja)
JP2001203302A (ja) 半導体装置の接合構造
JPH05226489A (ja) 半導体装置およびそのパッケージ
JPS63240034A (ja) 半導体モジユ−ルの樹脂封止用金型
JPS6223142A (ja) リ−ドフレ−ム
JPH02103955A (ja) 半導体装置用パッケージ
JPS60173849A (ja) 半導体チツプの装着方法
JPS61256753A (ja) 半導体装置
JPH02266556A (ja) 半導体装置