JPS62281454A - 電子回路部品の実装方法 - Google Patents
電子回路部品の実装方法Info
- Publication number
- JPS62281454A JPS62281454A JP12484586A JP12484586A JPS62281454A JP S62281454 A JPS62281454 A JP S62281454A JP 12484586 A JP12484586 A JP 12484586A JP 12484586 A JP12484586 A JP 12484586A JP S62281454 A JPS62281454 A JP S62281454A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit components
- ground
- leads
- conductive plates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000004020 conductor Substances 0.000 claims description 36
- 238000000059 patterning Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［発明の目的］
（産業上の利用分野〉
本発明はＪ型リードを有する面実装電子回路部品の実装
方法に関する。
方法に関する。
（従来の技術）
ＳＯＪ型パッケージＩＣ等のＪ型リードを有する面実装
電子回路部品を基板に実装する場合には、従来から、第
４図に示すように、ＳＯＪ型パッケージＩＣ１のＪ型リ
ード２を基板３上のパッド４に半田付けし、基板上の印
刷パターンによってパッケージ間の配線が行なわれてい
た。
電子回路部品を基板に実装する場合には、従来から、第
４図に示すように、ＳＯＪ型パッケージＩＣ１のＪ型リ
ード２を基板３上のパッド４に半田付けし、基板上の印
刷パターンによってパッケージ間の配線が行なわれてい
た。
（発明が解決しようとする問題点）
しかしながら一般に、ＳＯＪ型パッケージＩＣのリード
ピッチは１．２７ｍｍと狭いので太い導体幅のパターン
を形成することが困難であった。またパターンの高集積
化のために多層化すると内層パターンと接続するスルー
ホールが増え、大電流が流れるグランドや電源のパター
ンを強化することが困難となっていた。
ピッチは１．２７ｍｍと狭いので太い導体幅のパターン
を形成することが困難であった。またパターンの高集積
化のために多層化すると内層パターンと接続するスルー
ホールが増え、大電流が流れるグランドや電源のパター
ンを強化することが困難となっていた。
本発明はこのような従来の難点を解消すべくなされたも
ので、グランドや電源のパターンを強化することができ
、配線密度を向上させることのできる実装方法を提供す
る。
ので、グランドや電源のパターンを強化することができ
、配線密度を向上させることのできる実装方法を提供す
る。
［発明の構成］
（問題を解決するための手段と作用）
本発明は、Ｊ型リードを有する面実装電子回路部品の裏
面に、絶縁層を介して積層された複数の導体板を配置し
、前記電子回路部品のグランドおよび電源に接続するリ
ードを前記導体板に接続し、この導体板を介してを外部
のグランドおよび電源に接続することにより、グランド
や電源の強化を図ったものである。
面に、絶縁層を介して積層された複数の導体板を配置し
、前記電子回路部品のグランドおよび電源に接続するリ
ードを前記導体板に接続し、この導体板を介してを外部
のグランドおよび電源に接続することにより、グランド
や電源の強化を図ったものである。
上記の導体板は、−列に配置させた電子回路部品に共通
して使用できるよう、複数の電子回路部品分の長さとし
、各電子回路部品の位置に接続用の端子を設けることが
好ましい。
して使用できるよう、複数の電子回路部品分の長さとし
、各電子回路部品の位置に接続用の端子を設けることが
好ましい。
また電子回路部品の裏面に導体板をはめ込むことができ
るよう部品の裏面にリードのある辺と平行に凹溝を形成
しておくことが好ましい。
るよう部品の裏面にリードのある辺と平行に凹溝を形成
しておくことが好ましい。
（実施例）
次に本発明の実施例について図面を用いて説明する。
第１図において符＠２ａ、２ｂはそれぞれＳＯＪ型パッ
ケージＩＣ１の電源、グランドに接続するためのＪ型リ
ードであり、符号５ａ、５ｂは絶縁層６を介して積層さ
れた導体板である。そして前記電源用Ｊ型リード２ａは
導体板５ａの端子７ａに、またグランド用Ｊ型リード２
ｂは導体板５ｂの端子７ｂに、溶接あるいは高温半田付
により接続され、導体板５ａはＳＯＪ型パッケージＩＣ
を搭載する基板上で電源に、導体板５ｂはグランドにそ
れぞれ接続されている。そして各導体板５ａ、５ｂはＳ
ＯＪ型パッケージＩＣ１（７）裏面にリードのある辺と
平行に形成された凹溝１０にはめ込まれている。
ケージＩＣ１の電源、グランドに接続するためのＪ型リ
ードであり、符号５ａ、５ｂは絶縁層６を介して積層さ
れた導体板である。そして前記電源用Ｊ型リード２ａは
導体板５ａの端子７ａに、またグランド用Ｊ型リード２
ｂは導体板５ｂの端子７ｂに、溶接あるいは高温半田付
により接続され、導体板５ａはＳＯＪ型パッケージＩＣ
を搭載する基板上で電源に、導体板５ｂはグランドにそ
れぞれ接続されている。そして各導体板５ａ、５ｂはＳ
ＯＪ型パッケージＩＣ１（７）裏面にリードのある辺と
平行に形成された凹溝１０にはめ込まれている。
第２図は本発明に使用する導体板の平面図で、この導体
板は複数の面実装電子回路部品に共通して使用できるよ
うに部品の複数個分の長さを有している。また導体板に
は、１列に部品を並べたときの電源用リードあるいはグ
ランド用リードの間隔に相当する間隔で端子７ａ、８ａ
、９ａ・・・・・・、端子７ｂ、８ｂ、９ｂ・・・・・
・が形成されている。
板は複数の面実装電子回路部品に共通して使用できるよ
うに部品の複数個分の長さを有している。また導体板に
は、１列に部品を並べたときの電源用リードあるいはグ
ランド用リードの間隔に相当する間隔で端子７ａ、８ａ
、９ａ・・・・・・、端子７ｂ、８ｂ、９ｂ・・・・・
・が形成されている。
本発明においては凹溝の形成されたＳＯＪ型パッケージ
ＩＣを凹溝１０が１列になるように並べてこの凹溝１０
に導体板をはめ込んでＳＯＪ型パッケージＩＣの各リー
ドを導体板５ａ、５ｂの端子２ａ、２ｂ等に接続し、こ
の状態で基板上にＳＯＪ型パッケージＩＣを搭載する。
ＩＣを凹溝１０が１列になるように並べてこの凹溝１０
に導体板をはめ込んでＳＯＪ型パッケージＩＣの各リー
ドを導体板５ａ、５ｂの端子２ａ、２ｂ等に接続し、こ
の状態で基板上にＳＯＪ型パッケージＩＣを搭載する。
なおこのように導体板に予めＳＯＪ型パッケージＩＣを
接続する代りに、基板上の所定位置に導体板５ａ、５ｂ
を配置してこの導体板５ａ、５ｂの上に第３図に示すよ
うに複数のＳＯＪ型パッケージＩＣを１列にのせ、ＳＯ
Ｊ型パッケージＩＣのリードを導体板５ａ、５ｂの各端
子あるいは基板上のパッドに半田付けするようにしても
よい。
接続する代りに、基板上の所定位置に導体板５ａ、５ｂ
を配置してこの導体板５ａ、５ｂの上に第３図に示すよ
うに複数のＳＯＪ型パッケージＩＣを１列にのせ、ＳＯ
Ｊ型パッケージＩＣのリードを導体板５ａ、５ｂの各端
子あるいは基板上のパッドに半田付けするようにしても
よい。
このように本発明によればＳＯＪ型パッケージＩＣのリ
ードは導体板を介して電源やグランドに接続されている
のでグランドや電源の強化が行なえ、またＳＯＪ型パッ
ケージＩＣが一列に密に配列するので配線密度が向上す
る。
ードは導体板を介して電源やグランドに接続されている
のでグランドや電源の強化が行なえ、またＳＯＪ型パッ
ケージＩＣが一列に密に配列するので配線密度が向上す
る。
なお以上の実施例では２枚の導体板を使用したが、アナ
ログ、デジタル、混成回路のようにデジタル系で５ｖ、
アナログ系で±１５Ｖの必要な回路ではグランド用１枚
、電源用３枚、合計４枚の導体板を重ね合せたものを使
用すればよい。
ログ、デジタル、混成回路のようにデジタル系で５ｖ、
アナログ系で±１５Ｖの必要な回路ではグランド用１枚
、電源用３枚、合計４枚の導体板を重ね合せたものを使
用すればよい。
また導体板に熱伝導性の良い材料を選びこれを放熱板と
して使用することも可能である。
して使用することも可能である。
［発明の効果］
以上説明したように本発明方法によれば導体板を介して
基板からＳＯＪ型パッケージＩＣ等の面実装電子回路部
品に電源が供給されるのでグランド、電源の強化を図る
ことができ、また配線密度を向上させることができる。
基板からＳＯＪ型パッケージＩＣ等の面実装電子回路部
品に電源が供給されるのでグランド、電源の強化を図る
ことができ、また配線密度を向上させることができる。
第１図は本発明方法を説明するためのＳＯＪ型パッケー
ジＩＣの断面図、第２図は本発明に使用する導体板の平
面図、第３図は本発明方法を説明するための図で、ＳＯ
Ｊ型パッケージＩＣを搭載したところを示す基板の平面
図、第４は従来方法を説明するためのＳＯＪ型パッケー
ジＩＣの断面図である。 １・・・・・・・・・・・・ＳＯＪ型パッケージＩＣ２
・・・・・・・・・・・・Ｊ型リード２ａ・・・・・・
・・・電源用Ｊ型リード２ｂ・・・・・・・・・グラン
ド用Ｊ型リード３・・・・・・・・・・・・基 板 ４・・・・・・・・・・・・パッド ５ａ・・・・・・・・・電源用導体板 ５ｂ・・・・・・・・・グランド用導体板６・・・・・
・・・・・・・絶縁層 ７ａ、８ａ、９ａ ・・・・・・・・・電源用導体板の端子７ｂ、８ｂ、９
ｂ ・・・・・・・・・グランド用導体板の端子出願人
株式会社 東 芝 代理人弁理士 須 山 佐 − 第３図 第４図 手続補正巳（方式） ％式％ １、事件の表示 特願昭６１−１２４８４５号２、発明
の名称 置型子回路部品
の実装方法 ３、補正をする者 事件との関係・特許出願人 神奈川県用崎市幸区堀用町７２番地 （３０７）株式会社 東芝 ４、代理人 〒１０１ 東京都千代田区神田多町２丁目１番地 ６、補正の対象 は」と訂正をする。
ジＩＣの断面図、第２図は本発明に使用する導体板の平
面図、第３図は本発明方法を説明するための図で、ＳＯ
Ｊ型パッケージＩＣを搭載したところを示す基板の平面
図、第４は従来方法を説明するためのＳＯＪ型パッケー
ジＩＣの断面図である。 １・・・・・・・・・・・・ＳＯＪ型パッケージＩＣ２
・・・・・・・・・・・・Ｊ型リード２ａ・・・・・・
・・・電源用Ｊ型リード２ｂ・・・・・・・・・グラン
ド用Ｊ型リード３・・・・・・・・・・・・基 板 ４・・・・・・・・・・・・パッド ５ａ・・・・・・・・・電源用導体板 ５ｂ・・・・・・・・・グランド用導体板６・・・・・
・・・・・・・絶縁層 ７ａ、８ａ、９ａ ・・・・・・・・・電源用導体板の端子７ｂ、８ｂ、９
ｂ ・・・・・・・・・グランド用導体板の端子出願人
株式会社 東 芝 代理人弁理士 須 山 佐 − 第３図 第４図 手続補正巳（方式） ％式％ １、事件の表示 特願昭６１−１２４８４５号２、発明
の名称 置型子回路部品
の実装方法 ３、補正をする者 事件との関係・特許出願人 神奈川県用崎市幸区堀用町７２番地 （３０７）株式会社 東芝 ４、代理人 〒１０１ 東京都千代田区神田多町２丁目１番地 ６、補正の対象 は」と訂正をする。
Claims (3)
- （１）Ｊ型リードを有する面実装電子回路部品の裏面に
、絶縁層を介して積層された複数の導体板を配置し、前
記電子回路部品のグランドおよび電源に接続するリード
を前記導体板に接続し、この導体板を介してを外部のグ
ランドおよび電源に接続することを特徴とする電子回路
部品の実装方法。 - （２）絶縁層を介して積層された複数の導体板は、面実
装電子回路部品の複数個分の長さを有し、複数の面実装
電子回路部品に共通して使用される特許請求の範囲第１
項記載の電子回路部品の実装方法。 - （３）面実装電子回路部品の裏面に、リードのある辺と
平行に凹溝を形成し、この凹溝に、絶縁層を介して積層
された複数の導体板がはめ込まれている特許請求の範囲
第１項または第２項記載の電子回路部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12484586A JPS62281454A (ja) | 1986-05-30 | 1986-05-30 | 電子回路部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12484586A JPS62281454A (ja) | 1986-05-30 | 1986-05-30 | 電子回路部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62281454A true JPS62281454A (ja) | 1987-12-07 |
Family
ID=14895519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12484586A Pending JPS62281454A (ja) | 1986-05-30 | 1986-05-30 | 電子回路部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62281454A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162125A (ja) * | 1993-12-06 | 1995-06-23 | Nec Corp | 表面実装部品 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432971U (ja) * | 1977-08-08 | 1979-03-03 | ||
| JPS5832654B2 (ja) * | 1977-08-05 | 1983-07-14 | セント・レジス・ペ−パ−・カンパニ− | 織布走査装置 |
-
1986
- 1986-05-30 JP JP12484586A patent/JPS62281454A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832654B2 (ja) * | 1977-08-05 | 1983-07-14 | セント・レジス・ペ−パ−・カンパニ− | 織布走査装置 |
| JPS5432971U (ja) * | 1977-08-08 | 1979-03-03 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162125A (ja) * | 1993-12-06 | 1995-06-23 | Nec Corp | 表面実装部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095407A (en) | Double-sided memory board | |
| MY118245A (en) | Multilayer printed circuit boards | |
| JP2642922B2 (ja) | プリント配線基板 | |
| JPS62281454A (ja) | 電子回路部品の実装方法 | |
| JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
| US4536825A (en) | Leadframe having severable fingers for aligning one or more electronic circuit device components | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH02142173A (ja) | 集積回路部品とその実装構造 | |
| JP2527326Y2 (ja) | 回路基板装置 | |
| JPH01251788A (ja) | プリント基板 | |
| JPS5980957A (ja) | 半導体装置 | |
| JPH04264795A (ja) | チップ部品搭載パッド | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH05327196A (ja) | 狭ピッチ電極をもつ電子部品の実装用プリント基板 | |
| JPH02253647A (ja) | 半導体ケース | |
| JPH0430590A (ja) | 配線基板 | |
| JPH025593A (ja) | 混成集積回路 | |
| JPS63291494A (ja) | 表面実装用プリント配線板 | |
| JPH01230264A (ja) | Ｌｓｉパッケージ | |
| JPH0221696A (ja) | 多層配線基板 | |
| JPH02213148A (ja) | テープキャリア | |
| JPH01256190A (ja) | 導電性リード | |
| JPS61270897A (ja) | 多層回路基板 |