JPH025593A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH025593A JPH025593A JP15497188A JP15497188A JPH025593A JP H025593 A JPH025593 A JP H025593A JP 15497188 A JP15497188 A JP 15497188A JP 15497188 A JP15497188 A JP 15497188A JP H025593 A JPH025593 A JP H025593A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- integrated circuit
- thick film
- hybrid integrated
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 230000010354 integration Effects 0.000 abstract description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 4
- YLQBMQCUIZJEEH-UHFFFAOYSA-N Furan Chemical compound C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業−1−の利用分野)
本発明は、集積回路の集積度を向トするよう導体パター
ンを形成した混成集積回路に関するものである。
ンを形成した混成集積回路に関するものである。
(従来の技術)
従来、混成集積回路の電極パターンは、第2図に示すよ
うな構成であった。(a)は平面図、(1))は正面図
で、アルミナ基板11−トに電極ランド12および厚膜
導体パターン13が同時印刷により構成されている。1
4はフラットパッケージIC(以下、ICと略す)であ
り、15はIC14のリード端子である。
うな構成であった。(a)は平面図、(1))は正面図
で、アルミナ基板11−トに電極ランド12および厚膜
導体パターン13が同時印刷により構成されている。1
4はフラットパッケージIC(以下、ICと略す)であ
り、15はIC14のリード端子である。
(発明が解決しようとする課題)
一ト記従来の構成では、TCの下に厚膜導体パターンを
構成する場合、ICの端子間が狭く、また。
構成する場合、ICの端子間が狭く、また。
電極ランド間隔も狭くなり、この間を通して厚膜導体パ
ターンを構成することができず、ICのリード端子のな
い方向より厚膜導体パターンを廻り込ませており、IC
パッケージの下の面積を有効に使用することができず、
高集積化ができない欠点があった。
ターンを構成することができず、ICのリード端子のな
い方向より厚膜導体パターンを廻り込ませており、IC
パッケージの下の面積を有効に使用することができず、
高集積化ができない欠点があった。
本発明の目的は、従来の欠点り、・解消し、ICパッケ
ージの下の面積を有効に利用し、高集積化をはかれる混
成集積回路を提供することである。
ージの下の面積を有効に利用し、高集積化をはかれる混
成集積回路を提供することである。
(課題を解決するための手段)
本発明の混成集積回路は、半導体ICの不要端子の下に
絶縁層を設け、この絶縁層の下に導体パターンを形成し
たものである。
絶縁層を設け、この絶縁層の下に導体パターンを形成し
たものである。
(作 用)
上記構成により、混成集積回路・の集積度を大幅に向上
することができる。
することができる。
(実施例)
本発明の一実施例を第1図1.こ基づいて説明する。
第1図は本発明のパターン構成法を示す概略図で、(、
)は平面図、(b)は正面図である。同図において、1
はアルミナ基板であり、アルミナ基板1の上に電極ラン
ド2および厚膜導体パターン3が同時印刷により構成さ
れている。4はフラン1−パッケージICl3はIC4
のリード端子である。厚膜導体パターン3の上に絶縁層
6を印刷し、厚膜6体パターン:3と電気的に不必要な
リード端子5を完全に絶縁し高集積化したものである。
)は平面図、(b)は正面図である。同図において、1
はアルミナ基板であり、アルミナ基板1の上に電極ラン
ド2および厚膜導体パターン3が同時印刷により構成さ
れている。4はフラン1−パッケージICl3はIC4
のリード端子である。厚膜導体パターン3の上に絶縁層
6を印刷し、厚膜6体パターン:3と電気的に不必要な
リード端子5を完全に絶縁し高集積化したものである。
(発明の効果)
本発明によれば、電気的に不必要なIC電極ランド部分
に絶縁層を1役番づることにより、絶縁層の下に厚膜導
体パターンを通すことができ、こ扛により混成集積回路
の集積度を高めることができ、その実用上の効果は大で
ある。
に絶縁層を1役番づることにより、絶縁層の下に厚膜導
体パターンを通すことができ、こ扛により混成集積回路
の集積度を高めることができ、その実用上の効果は大で
ある。
【図面の簡単な説明】
第1−図(a)、(b)は本発明の一実施例の混成集積
回路の平面図および正面図5第2図(a)、(b)は従
来の混成集積回路の一例を示す平面図および正面図であ
る。 1・・・アルミナ基板、 2・・・電極ランド、;3
・・・厚膜導体パターン、 4・・・フラン1−パッケ
ージIC15・・・リード端子、 6・・・絶縁層。 特許出願人 松下電器産業株式会社 第 図 (a) 第2図 (b) ア1繋う一4做 1 アルミ十苓十女
回路の平面図および正面図5第2図(a)、(b)は従
来の混成集積回路の一例を示す平面図および正面図であ
る。 1・・・アルミナ基板、 2・・・電極ランド、;3
・・・厚膜導体パターン、 4・・・フラン1−パッケ
ージIC15・・・リード端子、 6・・・絶縁層。 特許出願人 松下電器産業株式会社 第 図 (a) 第2図 (b) ア1繋う一4做 1 アルミ十苓十女
Claims (1)
- 半導体ICの不要端子の下に絶縁層を設け、前記絶縁層
の下に導体パターンを形成したことを特徴とする混成集
積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15497188A JPH025593A (ja) | 1988-06-24 | 1988-06-24 | 混成集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15497188A JPH025593A (ja) | 1988-06-24 | 1988-06-24 | 混成集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH025593A true JPH025593A (ja) | 1990-01-10 |
Family
ID=15595888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15497188A Pending JPH025593A (ja) | 1988-06-24 | 1988-06-24 | 混成集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH025593A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009121150A (ja) * | 2007-11-15 | 2009-06-04 | Ykk Ap株式会社 | 建具 |
JP2009133087A (ja) * | 2007-11-29 | 2009-06-18 | Ykk Ap株式会社 | 建具 |
JP2009209516A (ja) * | 2008-02-29 | 2009-09-17 | Porasu Kurashi Kagaku Kenkyusho:Kk | 通気遮音ドア |
-
1988
- 1988-06-24 JP JP15497188A patent/JPH025593A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009121150A (ja) * | 2007-11-15 | 2009-06-04 | Ykk Ap株式会社 | 建具 |
JP2009133087A (ja) * | 2007-11-29 | 2009-06-18 | Ykk Ap株式会社 | 建具 |
JP2009209516A (ja) * | 2008-02-29 | 2009-09-17 | Porasu Kurashi Kagaku Kenkyusho:Kk | 通気遮音ドア |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH025593A (ja) | 混成集積回路 | |
JPS62136049A (ja) | 半導体装置の製造方法 | |
JPS5575257A (en) | Substrate circuit device | |
JPH02305402A (ja) | 抵抗器及びその製造法 | |
JPH0730656Y2 (ja) | オゾン発生用放電体 | |
JPS5849637Y2 (ja) | 厚膜配線板 | |
JPS6379677U (ja) | ||
JPS61158910U (ja) | ||
JP2743524B2 (ja) | 混成集積回路装置 | |
JPS6186970U (ja) | ||
JPH06120638A (ja) | 厚膜印刷基板 | |
JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
JP2706981B2 (ja) | プリント配線板 | |
JPS6214759U (ja) | ||
JPH0482880U (ja) | ||
JPS61177479U (ja) | ||
JPS647696A (en) | High density package hybrid integrated circuit | |
JPS62281454A (ja) | 電子回路部品の実装方法 | |
JPS61127665U (ja) | ||
JPS61199043U (ja) | ||
JPS61192456U (ja) | ||
JPS6079749U (ja) | マイクロ波集積回路装置 | |
JPH02155289A (ja) | 混成集積回路装置 | |
JPS62232134A (ja) | 半導体装置用テ−プキヤリア | |
JPH0272536U (ja) |