JPS62266937A - Ｐｃｍ信号の同期方法 - Google Patents
Ｐｃｍ信号の同期方法Info
- Publication number
- JPS62266937A JPS62266937A JP61111043A JP11104386A JPS62266937A JP S62266937 A JPS62266937 A JP S62266937A JP 61111043 A JP61111043 A JP 61111043A JP 11104386 A JP11104386 A JP 11104386A JP S62266937 A JPS62266937 A JP S62266937A
- Authority
- JP
- Japan
- Prior art keywords
- violation
- detected
- circuit
- clocks
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000005540 biological transmission Effects 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 abstract description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 2
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、０ＡＴＶラインなどを用いてＰ ＯＭ信号を
伝送するシステム沈使用するＰＣＭ信号の同期方法に関
する。
伝送するシステム沈使用するＰＣＭ信号の同期方法に関
する。
従来の技術
従来、ＰＣＭ信号を伝送するシステムで信号を受信端末
装置で受信するときは、送信側（センタ）と受信側のク
ロックの周波数ずれや位相ずれにより、ジッタが生じる
。そのため、ＰＬＬなどを用いて送信側と受信側の周波
数ずれや位相ずれを防いでいた。
装置で受信するときは、送信側（センタ）と受信側のク
ロックの周波数ずれや位相ずれにより、ジッタが生じる
。そのため、ＰＬＬなどを用いて送信側と受信側の周波
数ずれや位相ずれを防いでいた。
発明が解決しようとする問題点
しかしながら、上記従来のＰＬＬ方式では、データの″
１″″連続、ちるいは′０”連続を防ぐためスクランブ
ル回路が必要となり多くの回路が必要であり、回路構成
も複雑となる。また、アナログＰＬＬ方式では、ディジ
タルＩＣ内に組み込むことができず、ディジタルＰＬＬ
方式では、１６倍のクロックで動作させる必要があり、
ＩＣの動作周波数の上限がありその制限を受けるという
問題があった。
１″″連続、ちるいは′０”連続を防ぐためスクランブ
ル回路が必要となり多くの回路が必要であり、回路構成
も複雑となる。また、アナログＰＬＬ方式では、ディジ
タルＩＣ内に組み込むことができず、ディジタルＰＬＬ
方式では、１６倍のクロックで動作させる必要があり、
ＩＣの動作周波数の上限がありその制限を受けるという
問題があった。
本発明はこのような従来の問題を解決するものであシデ
ィジタルＩＣ化が容易な構成が実現できる優れたＰ Ｏ
Ｍ信号の同期方法を提供することを目的とするものであ
る。
ィジタルＩＣ化が容易な構成が実現できる優れたＰ Ｏ
Ｍ信号の同期方法を提供することを目的とするものであ
る。
問題点を解決するための手段
本発明は上記目的を達成するために、送信信号に符号則
違反（ＣＲＶ）を１フレームの先頭に置き、符号則違反
を受信端末にてデコードし、符号違反を検出すると、そ
の立ち下がりを検出して送信側と受信ツ１１のクロック
の同期をとるように構成したものである。
違反（ＣＲＶ）を１フレームの先頭に置き、符号則違反
を受信端末にてデコードし、符号違反を検出すると、そ
の立ち下がりを検出して送信側と受信ツ１１のクロック
の同期をとるように構成したものである。
作用
従って本発明によれば、フレーム同期検出が容易となり
、また簡単な構成で実現出来る効果がある。
、また簡単な構成で実現出来る効果がある。
実施例
第１図は本発明の一実施例の構成を示すものである。同
図で、２１は（−）信号コンパレータ、２２は（＋）信
号コンパレータ、２３は直交変換用シフトレジスタ、２
４はオシレータ、２５は（−）バイオレーション検出用
パルスカウンタ、２６は（＋１バイオレーシヨン検出用
パルスカウンタ、２７はリセットパルス生成回路、２８
はシステムクロック生成分周回路、２つはオア回路、３
０はアンド回路である。
図で、２１は（−）信号コンパレータ、２２は（＋）信
号コンパレータ、２３は直交変換用シフトレジスタ、２
４はオシレータ、２５は（−）バイオレーション検出用
パルスカウンタ、２６は（＋１バイオレーシヨン検出用
パルスカウンタ、２７はリセットパルス生成回路、２８
はシステムクロック生成分周回路、２つはオア回路、３
０はアンド回路である。
次に上記実施例の動作を第１図を参照しながら第２図に
より説明する。
より説明する。
第２図において、Ａ Ｍ Ｉ符号をコンパレータ２１．
２２とＯＩ’（回路２９を用いて、Ｎ几Ｚ符号に変換し
、さらに、シフトレジスタ２３によって２２ビツトごと
置皿変換を行なう。また、パルスカラ／り２５によって
２クロック分のｌｌ−１，＋１信号を検出し、続いてパ
ルスカウンタ２６によって同じく２クロック分の”＋１
”信号を検出した時、ピント同期と判断し、パルスカウ
ンタ２６でリセットパルスを生成し、シフトレジスタ２
３をリセットする。さらに、＋１″から“０″への変化
をもってバイオレーション解除とし、フレーム同期検出
を開始する。オシレッタ２４の出力をカウンタの原振と
し、システムクロックの８倍とし、この８倍をクロック
をシステムクロック生成分周回路２８で分周し、システ
ムクロックとする。また、シフトレジスタ２３でバイオ
レーションでリセットし、送信側と受信側のクロックが
従属同期がとれるようにする。
２２とＯＩ’（回路２９を用いて、Ｎ几Ｚ符号に変換し
、さらに、シフトレジスタ２３によって２２ビツトごと
置皿変換を行なう。また、パルスカラ／り２５によって
２クロック分のｌｌ−１，＋１信号を検出し、続いてパ
ルスカウンタ２６によって同じく２クロック分の”＋１
”信号を検出した時、ピント同期と判断し、パルスカウ
ンタ２６でリセットパルスを生成し、シフトレジスタ２
３をリセットする。さらに、＋１″から“０″への変化
をもってバイオレーション解除とし、フレーム同期検出
を開始する。オシレッタ２４の出力をカウンタの原振と
し、システムクロックの８倍とし、この８倍をクロック
をシステムクロック生成分周回路２８で分周し、システ
ムクロックとする。また、シフトレジスタ２３でバイオ
レーションでリセットし、送信側と受信側のクロックが
従属同期がとれるようにする。
したがって、上記実施例によれば、受信端末装置が「−
」の符号則違反（以下「バイオレーション」とする。）
を検出すると一定時間ゲートをＯＮ状態にし、一定時閣
内以内に入力した「＋」バイオレーションのみ有効とし
だ。有効な「＋」バイオレーションが入力するとその立
ち下がりを検出して、カウンタをリセットし、送信側と
受信側のクロックの同期を確立させる。さらに、このバ
イオレーショ／がフレームの先頭に送られてくるのでセ
ンタと端末のクロックの同期は必ずとることができると
いう効果を有する。さらに、”−１″バイオレーンヨン
ト” ＋ １ ”バイオレー７ョンのビット同期を用い
たことにより、ノイズなどによって誤って同期検出しな
いように保護をかけ信頼度の高い同期検出が行える効果
を得ることが出来る。
」の符号則違反（以下「バイオレーション」とする。）
を検出すると一定時間ゲートをＯＮ状態にし、一定時閣
内以内に入力した「＋」バイオレーションのみ有効とし
だ。有効な「＋」バイオレーションが入力するとその立
ち下がりを検出して、カウンタをリセットし、送信側と
受信側のクロックの同期を確立させる。さらに、このバ
イオレーショ／がフレームの先頭に送られてくるのでセ
ンタと端末のクロックの同期は必ずとることができると
いう効果を有する。さらに、”−１″バイオレーンヨン
ト” ＋ １ ”バイオレー７ョンのビット同期を用い
たことにより、ノイズなどによって誤って同期検出しな
いように保護をかけ信頼度の高い同期検出が行える効果
を得ることが出来る。
発明の効果
本発明は上記実施例により明らかなよって、以下に示す
効果を有する。
効果を有する。
ＡＮｉ Ｉ符号を用いたＰＯＭ伝送システムでは、バイ
オレーションを用いてカウンタをリセットすることによ
り、送信側と受信側のクロックの同期をとるようにした
ので、フレーム同期検出が容易となり、ＰＬＬなどを用
いた方式て比べ、回路構成が簡単となりまた、ＩＣ化も
容易にできる。
オレーションを用いてカウンタをリセットすることによ
り、送信側と受信側のクロックの同期をとるようにした
ので、フレーム同期検出が容易となり、ＰＬＬなどを用
いた方式て比べ、回路構成が簡単となりまた、ＩＣ化も
容易にできる。
第１図は本発明の一実施例におけるＰＯＭ信号の同期検
出方法のブロック図、第２図は同方法の動作を説明する
だめのタイミングチャートである。 ２１・・・（−１（Ｋ 号コンパレータ、２２・・・（
＋）信号コンパレータ、２３・・・シフトレジスタ、２
４・・・オシレータ、２５・・・パルスカウンタ、２６
・・・（＋）ハイオレージョン検出用パルスカウンタ、
２７・・リセットパルス生成回路、２８・・・システム
クロック生成分周回路。 代理人の氏名 弁理士 中 尾 敏 男ほか１名区
＋ １ 〒 較
出方法のブロック図、第２図は同方法の動作を説明する
だめのタイミングチャートである。 ２１・・・（−１（Ｋ 号コンパレータ、２２・・・（
＋）信号コンパレータ、２３・・・シフトレジスタ、２
４・・・オシレータ、２５・・・パルスカウンタ、２６
・・・（＋）ハイオレージョン検出用パルスカウンタ、
２７・・リセットパルス生成回路、２８・・・システム
クロック生成分周回路。 代理人の氏名 弁理士 中 尾 敏 男ほか１名区
＋ １ 〒 較
Claims (1)
- ＰＣＭ信号を伝送するに際して、送信側は送信信号に符
号則違反を１フレームの先頭に置いて送出し、受信側で
はこれを受信してデコードし、符号違反を検出すると、
その立ち下がりを検出して送信側と受信側のクロックの
同期をとるようにしたＰＣＭ信号の同期方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61111043A JPS62266937A (ja) | 1986-05-15 | 1986-05-15 | Ｐｃｍ信号の同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61111043A JPS62266937A (ja) | 1986-05-15 | 1986-05-15 | Ｐｃｍ信号の同期方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62266937A true JPS62266937A (ja) | 1987-11-19 |
Family
ID=14550962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61111043A Pending JPS62266937A (ja) | 1986-05-15 | 1986-05-15 | Ｐｃｍ信号の同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62266937A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791049A (en) * | 1980-11-26 | 1982-06-07 | Nec Corp | Frame synchronization system using bipolar violation |
-
1986
- 1986-05-15 JP JP61111043A patent/JPS62266937A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791049A (en) * | 1980-11-26 | 1982-06-07 | Nec Corp | Frame synchronization system using bipolar violation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080589A (en) | Error density detector | |
| JPS61296843A (ja) | コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法 | |
| JP2947074B2 (ja) | フレーム同期検出回路 | |
| JPS62266937A (ja) | Ｐｃｍ信号の同期方法 | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JP2679474B2 (ja) | データ同期検出方法 | |
| JPH04145566A (ja) | シリアル転送回路 | |
| JP3270572B2 (ja) | フレーム信号伝送システム | |
| JPS60224346A (ja) | 同期クロツク発生回路 | |
| KR0176139B1 (ko) | 비트 동기회로 | |
| KR100257372B1 (ko) | 디퍼런셜 코드를 이용한 신호복원회로 | |
| JP2719683B2 (ja) | 信号受信装置 | |
| JP3088433B2 (ja) | Ｍｓｋ復調装置 | |
| JP3137090B2 (ja) | エラー検出回路 | |
| JPH05102956A (ja) | 非同期シリアル通信におけるフレーム同期検出装置 | |
| JPS6059872A (ja) | フレ−ム同期方式 | |
| JPH02226932A (ja) | Ｃｍｉ符号の受信装置 | |
| JPH0273724A (ja) | Ｃｍｉ復号化回路 | |
| JPH05327657A (ja) | データ復号回路 | |
| JPH01157142A (ja) | Ｃｍｉ符号伝送装置におけるタイミング抽出装置 | |
| JPH08331189A (ja) | クロック位相同期回路 | |
| JPH0528152U (ja) | データ伝送装置 | |
| JPS6096044A (ja) | 回線識別方式 | |
| JPS62179246A (ja) | 信号受信装置 | |
| JPS61212937A (ja) | フレ−ム同期伝送装置 |