JPS62219164A - 高速投影算出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 この発明は、予め桁上げのある場合とない場合とについ
て累積和を夫々算出しておき、前段の結果に基づいて当
該累積和のいずれか一方を選択することにより、高速に
累積和を算出するようにしている。

〔産業上の利用分野〕

本発明は、予め桁上げのある場合とない場合とについて
累積和を夫々算出しておき、前段結果に基づいて選択す
るよう構成した高速投影算出回路に関するものである。

〔従来の技術〕

従来、パイプライン方式の画像処理装置で投影を求める
には、メモリなどからそれまでの累積加算結果を読み出
し、この時点で入力された画素の値とを加算した累積和
を算出してメモリに書き込むという３つのステップを繰
り返し行っている。

投影にはＸ方向への累積値を求める場合とｙ方向へ累積
値を求める場合とがある。一般にパイプライン方式の画
像処理装置ではｙ方向へのスキャンを主走査、Ｘ方向へ
のスキャンを副走査とし１画素づつの処理を行っている
。このため、ｙ方向への累積値を求める場合には、メモ
リから前回の累積値を読み込むときのアドレスと、メモ
リに書き込むときのアドレスとがいつも異なるので、第
４図に示すように、メモリからの読み込みフェーズと、
加算フェーズと、メモリへの書き込みフェーズとがいず
れも独立に行うことができ、パイプライン化が可能であ
る。しかし、Ｘ方向への累積値は、メモリからの読み込
みのアドレスと、メモリへの古き込みアドレスとが１ラ
インの間固定であって、第５図に示すように、先の３つ
のフェーズを独立に行うことができないため、３つのフ
ェーズの和が１画素についての最小演算時間となってし
まう。

〔発明が解決しようとする問題点〕

従来の既述した例えば第５図に示すような場合、累積値
を算出する加算回路として第３図に示すような回路を用
いていた。この回路は、加算器を順次カスケード接続し
てＡ１、Ａ２　・・・からなる所定ビット幅の前回の累
積和に対して、Ｂ、　、Ｂ、・・・からなる所定ビット
幅の１画素の値を加算してり、　、Ｄ、　　・・・から
なる所定ビット幅の累積和を算出するものである。この
ため、加算ビット数が増えると、キャリーが上位の桁の
加算器に伝播するに要する時間が増え、この結果、ビッ
ト故に比例して１画素当りの演算時間が増大してしまう
という問題点があった。

〔問題点を解決するための手段〕

本発明は、前記問題点を解決するために、予め指上げの
ある場合とない場合とについて累積和を夫々算出してお
き、前段の結果に基づいて当該累積和のいずれか一方を
選択するようにしている。

第１図は本発明の原理的構成を示す。

第１図において、加算器１−１．１−２は、夫々キャリ
ーＣが“０”および“ｌ”の場合について、前回の累積
和Ｂと１画素の値Ａとを：加算した累積和を夫々演算す
るものである。

選択器２は、前段から供給されたキャリーＣｔ　ａＯ値
に基づいて、キャリーＣが′０”およびｌ”の場合につ
いて夫々算出しておいた値のいずれか一方を選択するも
のである。

ＦＦ（フリップフロップ）３は、累積和を記憶するもの
である。

〔作用〕

第１図を用いて説明した構成を複数段用いて所望のビッ
ト数を持つ高速投影算出回路を作り、加算器１−１　１
−２の入力Ｂに対して前回演算した累積和を入力し、入
力Ａに対して今回の１画素の値を入力すると、加算器１
−１．１−２によってキャリーＣが“０″の場合、およ
びキャリーＣが“ｌ”の場合の累積演算結果が選択器２
に入力される。この選択器２に入力された累積演算結果
は、前段から当該選択器２に入力されたキャリーＣ１゜
によって選択される。この選択された累積演算結果は、
ＦＦ３に一時的に記憶される。同様にして第１図に示す
ような構成における加算器１−Ｆ３に一時記憶する間隔
内で間に合う限り所望のピント幅の累積和を算出するこ
とができる。

以上のように、予めキャリーＣが“Ｏｏの場合、および
キャリーＣが“ｌ”の場合について加算器１−１、■−
２を用いて累積和を算出しておき、前段からのキャリー
Ｃ！、、に基づいていずれか一方の累積和を選択する構
成を採用することにより、キャリーが複数段接続した加
算器を伝播する必要がなく、高速に累積和演算を行うこ
とが可能となる。

〔実施例〕

次ぎに、第２図を用いて本発明の１実施例構成および動
作を詳細に説明する。この第２図は１画像の全画素の濃
度値の累積和を算出する回路である。

第２図において、図中ＦＦ（フリップフロップ）４−１
ないし４−３．９−１ないし９−４は入力データあるい
は累積和を一時的に保持するものである。

ＡＤ（加算器）５−１ないし５−５は、入力データと、
前回の累積和との和を算出するものであって、八Ｄ５−
１５−２．５−４がキャリーＣ＝Ｏの場合の累積和を算
出するもの、ＡＤ５−３．５−５がキャリーＣ＝１の場
合の累積和を算出するものである。

ＩＮ（インバータ）６−１．６−２は、前段のキャリー
Ｃｉ　ｎの符号を反転するものである。

ΔＮ（アンド回路）７−１ないし７−８は、選択器であ
って、前段からのキャリーＣｉａが“ｌ″あるいは′Ｏ
″かによってＡＤ５−３．５−５、またはＡＤ５−２．
５−４のいずれかによって算出された累積和を選択して
出力するものである。

ＯＲ（オア回路）８−１ないし８−４は、ＡＮ７−１と
７−２．７−３と７−４．７−５と７−６．７−７と７
−８のうちのいずれか一方によって選択された累積和を
ＦＦ（フリップフロップ）９−２ないし９−４に入力す
るものである。

ＦＦ（フリップフロップ）９−１ないし９−４は、算出
した累積和の結果を格納するものである。

ＦＦ９−４は最終段のキャリーの値を格納するものであ
る。

左上のクロックは、画素（Ｄｉｊ：　ｔ、ｊ＝１．２．
３、・・・ｎ）の濃度値を前回までの累積和に同期して
人力するためのものである。

次ぎに、第２図に示す構成の動作を説明する。

第２図において、画素の濃度値り、いＤ　ｉ　Ｚ、・・
・Ｄ、、、が入力されると、ＦＦ４−１ないし４−３に
よって当該値が保持され、ＡＤ５−１ないし５−５に対
して入力される。このＡＤ５−１ないし５−５に対して
は、更に前回までの累積和がＦＦ９−１ないし９−３か
ら入力される。これにより、入力した画素の濃度値り、
いＩ）＝ｚ、・・・Ｄｌ、、と、前回までの累積和と、
キャリーが“１″あるいは“０′との総和がＡＤ５−１
ないし５−５によって並列的に夫々算出される。この算
出されたキャリーが“１″および“０”の場合の累積和
は、ＡＮ７−１ないし７−８に夫々供給され、前段から
供給されたキャリーの値即ちＡＤ５−１から供給された
キャリーＣ１の値、および０Ｒ８−２から供給されたキ
ャリーＣｉａの値によって選択され、その値が０Ｒ８−
１ないし８−４によってＦＦ９−２ないし９−４に供給
され、格納される。

ＡＤ５−１によって加算された累積和はＦＦ９−１に格
納される。このＦＦ９−１ないし９−４に格納された値
が、算出すべき累積和である。

以上のように、ＡＤ５−２ないし５−４を用いて並列的
にキャリーが“１”および″０”の場合について各段の
累積和を予め算出し、前段からのキャリーの値に基づい
て、いずれか一方を選択して全体の累積和を演算する構
成を採用することにより、複数の加算器を結合した場合
に生じるキャリーの伝播による演算時間の遅延を防止し
、迅速に累積和を算出することが可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、予め桁上げのあ
る場合とない場合とについて累積和を夫々算出しておき
、前段の結果に基づいて当該累積和のいずれか一方を選
択する構成を採用しているため、累積和（投影算出）を
高速に行うことができる。

【図面の簡単な説明】

第１図は本発明の原理的構成図、第２図は本発明の１実
施例構成図、第３図は従来の概念説明図、第４図はＸ方
向への投影算出回路の動作説明図、第５図はｙ方向への
投影算出回路の動作説明図を示す。 図中、ｌ−１，１−２は加算器、２は選択器、３はＦＦ
（フリップフロップ）を表す。

Claims (1)

1. 【特許請求の範囲】 累積和を算出するよう構成した高速投影算出回路におい
   て、 桁上げのある場合とない場合とについて夫々累積和を算
   出する夫々の加算器（１）と、 この加算器（１）によって夫々算出された累積和のうち
   、前段の結果に基づいていずれか一方を選択する選択器
   （２）とを備え、 この選択器（２）によって選択された累積和の結果を出
   力するよう構成したことを特徴とする高速投影算出回路
   。