JPH0272028U - - Google Patents
Info
- Publication number
- JPH0272028U JPH0272028U JP15080388U JP15080388U JPH0272028U JP H0272028 U JPH0272028 U JP H0272028U JP 15080388 U JP15080388 U JP 15080388U JP 15080388 U JP15080388 U JP 15080388U JP H0272028 U JPH0272028 U JP H0272028U
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- conversion
- bits
- conversion code
- obtains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000005070 sampling Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
第1図は本考案の基礎となるAD変換回路の一
実施例を示す回路図、第2図、第3図は上位、及
び下位の変換コードを示すパターン図、第4図は
量子化レベルの変換コードの関係を示す図、第5
図は第1図の変形例を示す回路図、第6図は上位
コンパレータ出力とコントロール信号の関係を示
す図、第7図は本考案の一実施例を示す回路図、
第8図は直並列型AD変換回路のブロツク図、第
9図はサンプリングのタイミング波形図、第10
図a,bはサンプリング波形図である。 図中、11〜17,21〜27,31〜37,
41〜47はスイツチングブロツク、51〜57
は下位コンパレータ、61〜63は上位コンパレ
ータ、80は第1のエンコーダ、90は第2のエ
ンコーダ、AU1〜AU4及びAC1〜AC5は
アンドゲート、CU1〜CU3は比較器、x1〜
x5はコントロールラインを示す。
実施例を示す回路図、第2図、第3図は上位、及
び下位の変換コードを示すパターン図、第4図は
量子化レベルの変換コードの関係を示す図、第5
図は第1図の変形例を示す回路図、第6図は上位
コンパレータ出力とコントロール信号の関係を示
す図、第7図は本考案の一実施例を示す回路図、
第8図は直並列型AD変換回路のブロツク図、第
9図はサンプリングのタイミング波形図、第10
図a,bはサンプリング波形図である。 図中、11〜17,21〜27,31〜37,
41〜47はスイツチングブロツク、51〜57
は下位コンパレータ、61〜63は上位コンパレ
ータ、80は第1のエンコーダ、90は第2のエ
ンコーダ、AU1〜AU4及びAC1〜AC5は
アンドゲート、CU1〜CU3は比較器、x1〜
x5はコントロールラインを示す。
Claims (1)
- 【実用新案登録請求の範囲】 基準電位を直列接続したn個の抵抗によつて分
圧した各基準電圧と被変換入力信号を比較するマ
トリツクス状に配列されたスイツチングブロツク
と;前記スイツチングブロツクの行方向の特定の
位置に印加されている基準電圧と前記被変換入力
信号を比較して上位aビツトの変換コードを得る
上位コンパレータと;前記スイツチングブロツク
の列方向の出力が共通して入力され、下位bビツ
トの変換コードと、前記上位コンパレータの変換
範囲外にある冗長cビツトの変換コードを得る下
位コンパレータを備え、 前記スイツチングブロツクを、2行を単位とし
てコントロール信号によつて能動化する際に、そ
のコントロール信号を得る手段として少なくとも
、前記上位コンパレータ内の比較器の第1の出力
信号と、該比較器より2段上に位置する比較器の
第2の出力信号とが入力されている1段のゲート
回路を備えたことを特徴とするAD変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15080388U JPH0272028U (ja) | 1988-11-21 | 1988-11-21 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15080388U JPH0272028U (ja) | 1988-11-21 | 1988-11-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0272028U true JPH0272028U (ja) | 1990-06-01 |
Family
ID=31424272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15080388U Pending JPH0272028U (ja) | 1988-11-21 | 1988-11-21 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0272028U (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS589426A (ja) * | 1981-07-10 | 1983-01-19 | Sony Corp | A/dコンバ−タ |
JPS59119921A (ja) * | 1982-12-25 | 1984-07-11 | Toshiba Corp | アナログ・デイジタル変換器 |
JPS60197018A (ja) * | 1984-03-21 | 1985-10-05 | Hitachi Ltd | A/d変換器 |
JPS62219164A (ja) * | 1986-03-20 | 1987-09-26 | Fujitsu Ltd | 高速投影算出回路 |
JPS62245722A (ja) * | 1986-04-18 | 1987-10-27 | Hitachi Ltd | 直並列形a/d変換器 |
-
1988
- 1988-11-21 JP JP15080388U patent/JPH0272028U/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS589426A (ja) * | 1981-07-10 | 1983-01-19 | Sony Corp | A/dコンバ−タ |
JPS59119921A (ja) * | 1982-12-25 | 1984-07-11 | Toshiba Corp | アナログ・デイジタル変換器 |
JPS60197018A (ja) * | 1984-03-21 | 1985-10-05 | Hitachi Ltd | A/d変換器 |
JPS62219164A (ja) * | 1986-03-20 | 1987-09-26 | Fujitsu Ltd | 高速投影算出回路 |
JPS62245722A (ja) * | 1986-04-18 | 1987-10-27 | Hitachi Ltd | 直並列形a/d変換器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104410419B (zh) | 带有数字可编程选通窗的模数转换器 | |
DE3781277D1 (de) | Geraet zur aufloesungsausdehnung eines n-bit-ohmschen digital-analog-umsetzers in einen (n+p)-bit-digital-analog-umsetzer. | |
JPH0272028U (ja) | ||
EP1202459A3 (en) | Segmented circuitry | |
JPH0273831U (ja) | ||
JPH0277931U (ja) | ||
SE8505686D0 (sv) | Anordning for omvandling av en analog, balanserad signal till en digital signal | |
SU1249560A1 (ru) | Способ сбора телеметрической информации и устройство дл его осуществлени | |
JPS6477321A (en) | Optional calibration type analog/digital conversion system | |
JPS634719A (ja) | A/d変換回路 | |
JPS62133415U (ja) | ||
JP2832947B2 (ja) | 直並列型a/d変換器 | |
JPS6385922U (ja) | ||
JPS63120426U (ja) | ||
JPS62155621A (ja) | アナログ−デイジタル変換器 | |
JPS63111676U (ja) | ||
JPS62155529U (ja) | ||
JPH01151630U (ja) | ||
JPS6234827U (ja) | ||
JPH0419031U (ja) | ||
JPS643222U (ja) | ||
SU362315A1 (ru) | Дифференцирующее устройство | |
SU1286157A1 (ru) | Устройство дл регистрации биопотенциалов | |
SE8602698L (sv) | Analog-digital omvandlare | |
JPH0370213A (ja) | 逐次比較変換型a/dコンバータ回路 |