JPS6385922U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の一実施例であるパルス形成
回路の回路構成図、第２図は第１図の回路におけ
るタイミング図、第３図はこの考案の他の実施例
であるＩ^２Ｌで構成されたパルス形成回路の回路
図、第４図は第３図の回路図におけるタイミング
図、第５図は従来技術であるパルス形成回路の回
路構成図、第６図は第５図の回路におけるタイミ
ング図である。 図において、１はＲ―Ｓフリツプフロツプ、２
，３はＡＮＤゲート、Ｃ１〜Ｃ４はコンパレータ
である。なお、各図中同一符号は同一または相当
部分を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 入力信号の電圧と基準電圧を比較する電圧
   比較手段と、前記入力信号の立上り、立下り区間
   を判別する論理回路と、該論理回路の出力に基づ
   き、前記立上り、立下り区間のどちらか一方の区
   間においてのみ、前記電圧比較手段の比較結果に
   従いパルスを発生する論理ゲートとを備えたパル
   ス形成回路。 (2) 前記電圧比較手段は各々基準電位が異なる
   複数のコンパレータであり、 前記論理回路は前記基準電位が最高電位及び最
   低電位の前記コンパレータの出力を入力信号とす
   るフリツプフロツプであり、 前記論理ゲートは、前記コンパレータの出力と
   前記フリツプフロツプの出力を入力信号とするＡ
   ＮＤゲートである実用新案登録請求の範囲第１項
   記載のパルス形成回路。 (3) 前記フリツプフロツプ及び前記ＡＮＤゲー
   トをＩ^２Ｌのインバータにより構成した実用新案
   登録請求の範囲第２項記載のパルス形成回路。