JPH01286047A - 加算器のためのパリテイ予測システム - Google Patents

加算器のためのパリテイ予測システム

Info

Publication number
JPH01286047A
JPH01286047A JP1078726A JP7872689A JPH01286047A JP H01286047 A JPH01286047 A JP H01286047A JP 1078726 A JP1078726 A JP 1078726A JP 7872689 A JP7872689 A JP 7872689A JP H01286047 A JPH01286047 A JP H01286047A
Authority
JP
Japan
Prior art keywords
parity
cin
bits
bit
sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1078726A
Other languages
English (en)
Other versions
JPH07120291B2 (ja
Inventor
Stamatis Vassiliadis
スタマテイス・バシリアデス
Eric M Schwarz
エリツク・マーク・シヤワーツ
Michael Putrino
マイケル・プツトリイノ
Brice J Feal
ブライス・ジヨン・フエイル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01286047A publication Critical patent/JPH01286047A/ja
Publication of JPH07120291B2 publication Critical patent/JPH07120291B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明はディジタル計算機システムのためのエラー検出
に係り、特にシフト出力を有する高速2進加算器のため
のパリティ予測論理に係る。
B、従来技術及びその問題点 2進加算器はディジタル計算機システムの重要な構成要
素であり、従ってその速度及び信頼性が計算機システム
設計で大きな関心を集めている。
よく知られているように、2つのオペランドに対する演
算結果の生成という点では、リプル桁上げ加算器よりも
桁上げ先見加算器の方が速い6桁上げ先見加算器は様々
な形をとり得るが、本発明は高速2進加算器自体の設計
ではなくて、そのエラー検出のための検査論理に関する
0桁上げ先見加算器の動作を解説したものとしては、例
えばLangdon及びTangによる“Concur
rent ErrorDetection for G
roup−Look Ahead Adders″IB
M Technical Report 5TRO1,
1200,1969年8月26日、がある。
計算機の使用形態は、過去においては、オフラインのバ
ッチ処理が殆んどであり、ハードウェアの誤動作が検出
されなくてもそれ程の影響はなかった。しかし今日では
、メインフレーム計算機でさえ、オンラインの情報処理
、データ入力及び検索、プロセスの実時間制御等に利用
されている。
これらのアプリケーションでは、計算機の誤動作はでき
るだけ早く検出する必要がある。ところが、ディジタル
計算機の大型化及び複雑化に伴ない、正確な動作の確認
が益々難しくなってきている。
最近の計算機システムは、信鯨性を上げるためにエラー
検出機構を組込んでいる。その代表的なものがパリティ
検査であり、通常はバイト毎に1つのパリティ・ビット
を付加している。計算機システムの構成ユニット間での
データ転送は標準のフォーマットで行われ、例えば4バ
イトのワード単位で転送する場合は、全部で36ビツト
(32データ・ビット+4パリテイ・ビット)が転送さ
れる。
このようなワードが例えば加算器で操作される時は、パ
リティ・ビットは各バイトから切離され、別に処理され
る。2つのワードを加算で組合わして結果のワードを生
成する場合、結果の各バイトに対してパリティ・ビット
を生成しなければならない。以前は、このようなパリテ
ィ・ビットは、加算器から結果ワードが出力されてから
生成されていた。しかし現在では、加算操作の速度を上
げるため、加算操作と並行して結果のパリティ・ビット
を予測することが一般に行われている。生成された予測
パリティは結果ワードの実パリティと比較され、もし不
一致であれば、その時発生されるエラー信号により加算
操作が繰返される。再びエラーが検出されると、加算器
が誤動作したものとみなされる。
パリティ予測方式は例えば米国特許第3925647号
明細書及び1981年5月刊のIBMTechnica
l Disclosure Bulletin第23巻
、第12号に掲載されているKalandra外の文献
に記載されている。しかし、これらで使用されているパ
リティ予測回路はかなり複雑であり、場合によっては加
算器自身よりも長い遅延が生じることがある。
遅延をなくすことは、特にパイプライン式処理システム
では重要である。パリティ予測遅延があると、システム
設計者は、システムを加算器の速度で動作させ且つ加算
器の誤動作によるシステム・エラーを解決するための手
段を設けるか、又はパリティ予測回路の遅延を考慮して
システムの動作速度を下げるかの選択を迫られる。
米国特許第3911261号明細書は別のパリティ予測
方式を開示しているが、N段の装置(例えばレジスタ)
のうちのに段(KIN)からの情報を用いてパリティを
予測しているので、予測確率は100%ではない、予測
が外れた時のエラー及び遅延は今日の計算機では許容し
得ないものである。
パリティ予測は、シフト式加算器を使用するアーキテク
チャではもつと複雑になる。シフト式加算器は、実際に
出力信号として使用されるものよりも多くのビットを含
む結果を与える、その一部が選択信号により選択される
0選択信号は実行中の命令から発生される0例えば、加
算器が供給する実際の結果を34ビツトとすると、選択
信号は出力としてその上位32ビツト又は下位32ビツ
トを選択する。これは、一般的な32ビツトのバス・ア
ーキテクチャを用いて34ビツトの加算操作の精度を上
げることを可能にするが、パリティ予測作業が複雑にな
る。パリティは加算器出力ポートにおける32ピツド・
ワードに対するものでなければならないので、パリティ
予測では、可能な各出力ワードに対して全く異なったパ
リティ・ビットが要求されることを考慮する必要がある
従って、可能な各シフト毎にパリティ予測回路が必要に
なり、上述の例では2つ必要である。
従って、本発明の目的はもっと効率が良く経済的なパリ
ティ予測システムを提供することにある。
C8課題を解決するための手段 本発明はシフト式加算器のパリティ予測に係る。
加算器の設計によっては、演算結果の上位又は下位のビ
ット、例えば34ビツトのうちの上位32ビツト又は下
位32ビツトの選択を命令が要求する場合がある。この
選択は、和として選択されるビットのパリティに影響を
及ぼす、パリティ予測の式を、和の一部のパリティを予
測する式に分けることにより、選択に起因する遅延を最
小限に抑えてパリティを予測することができる。パリテ
ィ方程式は、一方の選択にのみ関係する1組の項、他方
の選択にのみ関係する1組の項、及び選択には無関係な
1組の項を供給するように因数分解される。後述する実
施例では、各8ビツト・バイトに対して1つのパリティ
・ビットを用いる。上位又は下位の選択によって、実際
の和よりも2ビツトだけ少ない出力が生成されるものと
すると、この出力の各バイトは実際の和における対応す
るバイトからの6ビツトと、それに隣接する上位又は下
位の2ビツトとを含む、これらの6ビツト部分、上位2
ビット部分及び下位2ビット部分のパリティが決定され
、選択信号に応じて組合わされて、出力バイトのパリテ
ィが決定される。選択信号はオペランドが供給された後
の条件づけであるので、選択信号遅延によってパリティ
予測出力信号が遅延されるのを避けるため、選択信号は
パリティ予測論理における可能な最終ステージに含まれ
る。
これにより、不必要な遅延及びパリティ予測回路の重複
が避けられる。
D、実施例 本発明を適用できる中央処理装置(CPU)の−例を第
2図に示す0図示のCPU2はメモリ9に接続されてお
り、そのアドレスはアドレス・レジスタ(AR)14か
らアドレス・バス8を介して与えられる。アドレス・レ
ジスタ14は制御ユニット(CU)12からアドレ°ス
を受取る。メモI79にアドレスが与えられると、対応
するプログラム命令がデータ・バス10及びデータ・レ
ジスタ(DR)16を介して命令レジスタ(IR)18
にロードされる。制御ユニット12は命令レジスタ18
にロードされた命令を読出して解読し、その結果、例え
ばメモリ9からデータが取出される。データが2つのオ
ペランドの場合、それらはオペランド・レジスタ(01
及び02)20へ供給され、ALU22で演算される。
ALU22の演算結果は出力レジスタ(OR)24へ供
給され、そこからメモリ9に書込まれたり、CPUZ内
の他のレジスタへ転送されたりする。
ALU22は、例えば第3図に示すようなシフト式加算
器を含む。第3図の回路は、オペランド・レジスタ30
及び32、加算器34、桁上げユニット35、並びに選
択ユニット36を含んでいる。加算器34の出力は、命
令レジスタ18及び命令デコーダ(ID)400制御の
ちとに、選択ユニット36で操作される。命令デコーダ
40は第2図中の制御ユニット12に設けられている。
演算時には、各34ビツトの1対のオペランドがオペラ
ンド・レジスタ30及び32に供給される。
レジスタ30はオペランドA (OPA)を受取り、レ
ジスタ32はオペランドB (OPB)を受取る。
桁上げユニット35ば、例えば米国特許第398601
5号明細書に記載されているような通常の回路であり、
加算器34に桁上げ入力ビットC1nを供給する。この
桁上げ入力ビット Cinは、現命令及び前の結果に応じてO又はlにセッ
トされる。
34ビツトのオペランドは、通常の34ビツト加算器で
ある加算器34へ供給される。加算器34は、オペラン
ド及び桁上げ入力ビットを組合せて34ビツトの演算結
果を生成し、選択ユニット36へ送る。演算結果を構成
する34のピッ)0〜33において、ビットOが最上位
ビット(MSB)であり、ビット33が最下位ビット(
LSB)である0選択ユニット36も通常のゲート回路
であり、選択信号yにより条件づけられて、演算結果の
上位32ビツト又は下位32ビツトを選択する。ビット
番号で云うと、上位32ビツトはビットθ〜31であり
、下位32ビツトはビット2〜33である。
選択信号yは、命令レジスタ18にある命令に応じて命
令デコーダ40から発生される2進信号であり、O又は
lの値をとる6選択ユニット36は、選択信号yの値が
Oか1かに応じて、加算器34からの34ビツトの演算
結果の上位32ビツトは下位ビットを選択結果として出
力する。
本発明の理解を助けるため、第1図を参照しながら、加
算器34についてもう少し詳しく説明する。加算器34
は通常の半和生成回路42、桁上げ先見回路43及び全
相生成回路44を含む、これらの回路42〜44は何れ
も公知のもめである。
加算器34は各34ビツトのオペランドA及びオペラン
ドBに対して演算を行う、第1図においては、オペラン
ドAの34ビツトはaO・・・・・・a33で示されて
おり、オペランドBの34ビツトはbO・・・・・・b
33で示されている。前述のように、aO及びbOが最
上位ビットであり、a33及びb33が最下位ビットで
ある0選択ユニット36は選択信号yの制御のもとに動
作する。yは2進値をとり、その真数値をyで表わし、
補数値をy。
で表わす0選択ユニット36は、yの値に応じて、演算
結果の上位32ピツ)(0〜31)又は下位32ビツト
(2〜33)を和50として出力する。
和50は4バイ)SO〜S3から成り、SOが最上位で
33が最下位である。各バイトのビットも重み順に番号
が付けられており、例えば最上位バイトSOはビットs
O〜s7から成っている。
選択ユニット36から出力された4バイトの和50は通
常のパリティ生成器52に供給される。
パリティ生成器52はSO〜S4の各バイトに対してパ
リティ・ビットを1つずつ生成する。パリティ生成器5
2で生成された4つのパリティ・ビットは、本発明に従
う六すテイ予測回路54で生成された4つのパリティ・
ビットと比較される。
パリティ予測回路54は予測パリティ・ビットPi(i
=o、1.2.3)を生成する。添字iの番号は対応す
る結果バイトのものと同じであり、例えば結果バイトS
Oに対しては予測パリティ・ビットPOが生成される。
各予測パリティ・ビットは、それぞれの排他的OR(X
OR)ゲート56でパリティ生成器52からの対応する
パリティ・ビットと比較される。例えば予測パリティ・
ビットPOは、結果バイトSOに対してパリティ生成器
52で生成されたパリティ・ビットと共に一番左のXO
Rゲート56へ供給される。4つのXORゲート56の
出力はORゲート58の入力に接続されており、従って
何れかのXORゲート56で不一致が検出されると、O
Rゲート58は結果無効標識を発生する。
32ビツトの和50は和ビットSO〜s31又はs2〜
s33から成っているが、結果バイトSO〜S3のパリ
ティが両者で全く異なる場合がある。第4図を参照しな
がら、この問題について説明する。
第4図は、予測パリティがどのように演算結果に適用さ
れるかを概念的に示したものである。第4図においては
、上位32ビツトが選択された場合、予測パリティ・ビ
ットは和ビットSO〜S7、s8〜s15、s16〜s
23及びs24〜s31のパリティを示す、下位32ビ
ツトであれば、予測パリティ・ビットは和ビットS2〜
S9.510−s17、s18〜s25及びs26〜S
33のパリティを示す、概念的には、もし4つの予測パ
リティ・ビットの各組が同時に生成され、且つ対応する
重みの和バイトに対するパリティ・ビットがそれぞれの
選択回路60.62.64及び66へ供給されるのであ
れば、選択信号を用いることにより、選択された和に対
する正しいパリティ・ビットの組を選択することができ
る。従って、例えば選択信号の値がyの時に上位の和ビ
ット5O−s31が選択され、値がyoの時に下位の和
ビットS2〜s33が選択されるようになっていると、
選択回路60は、ンの時は和ビットsO〜S7に対する
予測パリティ・ビットを選択し、yoの時は和ビット8
2〜s9に対する予測パリティ・ビットを選択する0回
路60で選択された予測パリティ・ビットは、選択され
た和50のバイトSOに対するパリティ・ビットPOと
してXORゲート56へ供給される。同様に、選択回路
62.64及び66は、選択された和50のパイ)St
、S2及びS3に対する予測パリティ・ビットP1、P
2及びP3を選択する。前にも述べたように、和50は
演算結果の上位32ビツト又は下位32ビツトを選択す
ることにより生成されるが、各結果バイトSO〜S3の
パリティは、上位の選択と下位の選択とで全く異なった
ものになることがある。
次に、記号表記及びプール等価式を示す付録Aを参照し
ながら、予測パリティ・ビットの選択について解析する
。付録Aにおける記号Ti、Gi、Hi、Tx−y及び
Gx−yは当該分野で周知のものであり、例えば前述の
I B M TechnicalReportでも使用
されている。
まず、選択信号の値yを和ビットSO〜s31の選択を
示す変数とすると、その補数値のyoは和ビット82〜
s33の選択を示す、ビットaからビットbまでの和の
パリティをP (aSb)で表わすと、和バイトSiの
パリティPiは次のようになる。
(1)yP (m、m+7)+y’ P (n、n+7
)諺Pi 上式において、m=8Ln■m+2及び0≦l≦3であ
る。付録Aに示す式(A、  2. 2)を適用すると
、式(1)は次のようになる。
(2)  yP (m、m+7)Φy’  P (n、
n+7Pi 式(2)の左辺に対し、 P (m、m+7)−P (m、n−1)■P (n、
m+7) 及び P (nSn+7)=P (n、m+7)ΦP (m+
8、n+7) を代入して書直すと次のようになる。
Pi=y (P (m、n−1)ΦP (nSm+7)
)■y’  (P (nSm+7)■P (m+8、n
+7)) −yP Cms n  1’)ΦyP (nSm+7)
Φy’ P (nSm+7)■y゛P (m+9、n+
7) −yP (m、n−1)■P (n、m+7)(y■y
″)■y’ P (m+8、n+7) 従って、Piは最終的には次式によって表わされる。
(3)Pi=yP (mSn−1)ΦP(nSm+7)
Φy’  P (m+8、n+7)式(3)には、排他
的ORをとられる3つのパリティ・グループが含まれて
いる。最初のグループはyとANDされ、2番目のグル
ープは選択とは無関係であり、3番目のグループはyo
とANDされる0式(3)を実現する場合は、排他的O
Rをとられる値を生成しなければならない。
−mに和に対するパリティ予測においては、桁上げビッ
トの取扱いが重要である。パリティ予測方式は、両方の
入力オペラン、ド及び加算器自身からの又は別に生成さ
れた桁上げビットを使用する。
和はバイト又はニブルへの桁上げビットを用いて形成さ
れ、従ってバイトのパリティを予測する際には、桁上げ
ビットを考慮に入れなければならない。
この点で、バイトへの桁上げは、和を得るための加算操
作中にビット・グループ間で生成される桁上げを表わす
(前述のI B M TechnicalReport
を参照されたい)0本発明では、バイト桁上げは、和の
各バイト(前述のように、1バイトは8つの連続する和
ビットから成る)を生成するオペランド・ビット操作に
もたらされる桁上げを意味する。ニブル桁上げは、加算
操作中に4ビツトのグループにもたらされる桁上げであ
る。
バイト−上げを いたパリティ ′ 次に和バイトのパリティを予測するためのシステムにつ
いて説明する。このシステムは、各バイト内で和ビット
を所定のグループに区分することを基にしている。パリ
ティ予測システムは、選択信号の状態に応じて選択され
たバイトに対する正しいパリティ・ビットを予測する。
これから説明する例では、半加算関数Ti、Gi、Hl
及びTx−y’、は前述のI B M Technic
al Reportに記載されているものと同じである
バイトへの桁上げビットを用いてパリティ予測方程式を
導く場合、本システムは、第5図に示すように、2ビツ
ト及び3ビツトのグループに区分される。第5図におい
て、選択信号がyの場合、区分は和バイトSOの最上位
ビットから最下位ビットに向って進む、SOには、2つ
の内部桁上げと、当該バイトへの桁上げとがある。最初
の内部桁上げC1n(0,1)は、和ビットs 2〜s
 4から和ビットSO及びslへの桁上げである。バイ
トへの桁上げC1n(5,7)は、和ビットS8及びs
9から和ビット85〜S7へのものである0選択体号が
yであってもyoであっても、34ビツトの演算結果の
最下位のバイト又はニブルを生成するため、加算器への
桁上げ人力Cinは常に供給される0区分されたグルー
プ、バイトへの桁上げ及び式(3)を用いることにより
、和バイトSOに対するパリティPOは付録Bの式(8
,24)から決定することができる。同様に、付録C中
の公式に対して同じ手順を使用することができる0例え
ば、式(C,21)のPOを参照されたい、残りのバイ
トに対するパリティ・ビットP1、P2及びP3も同じ
手順で得られる。
ニブル“上げを用いたパリティ ′ バイト桁上げの代りにニブル桁上げを用いてパリティを
予測する場合、加算器は、第6図に示すように、2ビツ
ト及び4ビツトのグルーてに区分できる0式(8,24
)と同様に、パリティPOは付録り中の式(D、  4
)によって与えられる。
付録Eは、このようにして導くことができる他の公式を
示している0桁上げの置換もバイト桁上げの場合と同様
である。他のパリティも同じ手順で得られる。
崖IEi(陣ζ里 付録C及び已に示すように、選択を伴なう34ビツトの
加算のパリティ予測のために幾つかの式を導くことがで
き、それらを同様にして実現することができる。以下、
式(8,24)を例にとって説明する。
パリティ予測回路への入力は、加算器入力の真・数及び
補数の両方、並びにバイト又はニブルに対して加算器桁
上げ先見回路43で生成された桁上げとする。一般に、
実施に際しては、桁上げは加算器入力から数レベル分遅
延される。従って、パリティ予測の最終レベルに達する
まで、桁上げを使用する必要はない、かくして、POに
ついては、桁上げ項は次の式(4)及び(5)に示すよ
うに予測される。
C1n=1 (4)  P O−H2■T4■(C3+T3G4° 
)■()(4’ 十H3)(G (5,9)十T(5,
9))■H5■ (C6+T6G7° )■ ((T7’  +G7’  H6’  )(G(8,9
)+T (8,9))+77 (G(8,9)+T (8,9))゛ )■(yT1+y’  H8)Φ(yHO+y’  T
9)■(yHlo (G(2,9) 十T (2,9)
)+y’H9゛ ) Ci n=0 (5)  P O−H2■T4■(G3+73G4°)
■(H4“ +H3)CG(5,9) ΦH5■(G6+T6G7’  )■ ((T7’  +G7’  H6’  )G (8,9
)+77G (8,9)′ )■ (yT1+y’  H8)■(yHO+、+  79)
■3FH1° G(2,9)0MO3技術で実施しよう
とすると、式(4)及び(5)は6レベルの論理を必要
とする。使用する論理プレイ、それらの関連する遅延及
びセル数、並びに各レベル計算される項の詳細が付録F
に示されている。付録Fは、前述のI B M Tec
hnicalReportで導かれた32ビツト加算器
パリテイ予測のために各レベルで計算できる項も含んで
いる。
32ビツト加算器パリテイ予測は6レベルの論理を使用
し、その遅延は最悪の場合16.9 n s及び100
0セルになるが、34ビツト加算器パリテイ予測では、
これは17.9 n A及び約1100セルになる。0
MO3技術で実施される34ビツト加算器は、最悪の遅
延が18.1 n s及び2700セルになることが知
られている。
付録Fから幾つかの結論を導くことができる。
まず、パリティ予測は入力のパリティには依存せず、加
数(A)、被加数(B)、桁上げ伝播(T)、桁上げ生
成(G)、半和(I()及び桁上げに全面的に依存する
。パリティを生成する式(3)は3つの部分パリティを
含み、その2つは最終結果の選択によって左右され、残
りの1つは選択とは無関係である。加算器入力のグルー
プ分けの選択から導かれる最終的な公式化で、最小限の
排他的OR及び関連論理しか含まない式が得られる。こ
れは、付録Fで証明されているように、法外な遅延を起
こさない、従って、パリティ経路は加算機能にとっては
問題視しな(てもよいが、その実現には付加的なハード
ウェアが必要である。ただし、最終結果の選択を伴なう
34ビツト加算器のためのパリティを生成するのに使用
するハードウェアの量は、32ビツト加算器のためのパ
リティ生成用ハードウェアとそれ程変わらない。また、
実際の遅延時間には多少の差はあるが(可変ブック遅延
による)、パリティ予測に関与する論理レベルの数は、
32ビツト加算器と、演算結果の選択を伴なう34ビツ
ト加算器とで同じである。
付録Gは、第7〜16図に示す具体的な回路構造の形で
本発明を実施するための一組の項を式(1)から導いて
いる。第7図は、第3図のパリティ予測回路54を付録
Gの式に従って詳細に示したものである。第7図におい
て、パリティ予測回路54への入力は選択信号と2つの
オペランドA及びBである。第7図の回路は、特に、付
録Gの式に従って入力から最初のパリティ・ビットPO
を生成する経路を具体的に示している。ここでは奇数パ
リティを仮定しているが、残りのパリティ・ビットP1
、P2及びP 3’もPOと同様にして生成される。
第7図のパリティ予測回路の詳細を第8〜16図に示す
0図において、Nはインバータ、AはANDゲート、O
はORゲート、Xは排他的ORゲートをそれぞれ表わし
ている。パリティ予測回路は、オペランド・ビットAt
及びBiに応答して、半和ピッ)Ht、桁上げ生成ビッ
トGl及び桁上げ伝播ビットTiをそれぞれ生成する3
つの半和生成器70〜72を含む、これらの生成器の詳
細は第8図に示されており、付録Aで定義されているH
3.Gi及びT五を組合せ回路で実現している。中間項
回路75〜77は特定の桁上げ生成器及び桁上げ伝播項
を対応する回路71及び72がら受取り、それに応答し
てグループ桁上げ生成信号及びグループ桁上げ伝播信号
を発生する。グループ桁上げ生成回路75はG(i、i
+1)”−−最北され、第8図に示すその等価回路は1
つの0Rゲート及び2つのANDゲートで構成されてい
る。グループ桁上げ生成信号G (i、i+n)を発生
する回路76及びグループ桁上げ伝播信号T(t、i+
n)を発生する回路770例は第9図に示されている。
第7図の回路78は、式(G、5.a)で定義される項
M(C=1)を生成するもので、その詳細は第10図に
示されている。第7図の回路80は式(G、?、a)で
定義される項M (C−0)を生成するもので、その詳
細は第11図に示されている。第10図及び第11図に
示すインバータ、ANDゲート及びORゲートの組合せ
によって式(G、5.a)及び(G、7.a)が実現さ
れることは容易に理解されよう。
最後に、中間項には第12図に詳細が示されている回路
82で生成される。第12図の組合せ論理回路はインバ
ータ、ANDゲート及びORゲートで構成されており、
式(G、3.a)を実現する。
付録G1特にその式(G、10)かられかるように、各
パリティ・ビットは、対応する和バイトへの桁上げ入力
の状態゛にそれぞれ対応する2つの並列分岐を有する組
合せ回路で実現できる。付録Gはパリティ・ビットPO
だけを取上げているが、残りのパリティ・ビットP1、
P2及びP3に対する式も同様にして導くことかできる
。容易にわかるように、パリティ・ビットP3の式に対
する桁上げ入力は、第2図の桁上げ選択回路35で生成
されるCinである。
式(C,,10)で用いる項Pa01pboSpcO及
びPdOは第7図の回路90.91.92及び93でそ
れぞれ生成される。PaQ及びPcOを生成する回路9
0及び92の詳細を第13図に示す、第13図において
、回路90は式(G。
9、a)を実現し、回路92は式(G、9.C)を実現
する。pbo及びPdOを生成する回路91及び93の
詳細は第14図及び第15図にそれぞれ示されている。
第14図の回路91は式(G。
9、b)を実現し、第15図の回路93は式(G。
9、d)を実現する。第13〜15図に示すように、項
Pa01pbo、PcO及びPdOは相補形式で供給さ
れる。第7図の回路90〜93の出力における“+”及
び“−”はこの相補形式を示している0式(0,10)
かられかるように、和バイトSOに対する奇数パリティ
・ビットPOを生成するためには、これらの相補出力が
必要である。ビットPOは第7図の回路95(詳細は第
16図)で生成される。第16図は式(G、10)の組
合せ論理表現であり、相補出力中PO及び−POを供給
する。ビットP1〜P3のための回路95も同様である
本発明は、奇数パリティ・ビットに限らず、偶数パリテ
ィ・ビットの生成も可能である。その場合は、選択され
た和バイトに対して式(G、  12)を実現する組合
せ論理回路を構成すればよい。
このように、和バイトSOに対する奇数パリティは偶数
パリティを予測するためには、下記の値(便宜上、最後
の添字0を省略しである)を計算しなければならない。
±Pa、  ±Pb、  ±Pc、  ±Pd補数(−
Pa、−Pb、 −Pc、−Pd)を計算するには、対
応する式中で排他的ORをとられる項のうちの奇数個を
反転すればよい、Pa及びPcについては、H2又はH
5の反転が選択され、pb及びPdについては、下記の
ように右辺の第1項が反転される。  。
(T3’ T4’ +T4G3+T3H4)’=T4T
3’ +T3T4’ +03’ G4和パイ)31、S
2及びS3に対する奇数パリティ又は偶数パリティも同
じ手順で導くことができる。
式(G、10)及び(G、11)を特定の技術で実現す
る場合、以下のアルゴリズムを用いて予測パリティ信号
を生成することができる。
ステップ1.必要に応じて、ステップ2におけるすべて
の項、すなわち±Xj。
±Yj1±Zjを生成する。
ステップ2.  Xa、、 Ya、±Za±Xb、  
YbS Zb Xc、  ±YcS  Zc ±Xd、   Yd、   Zd を生成する。
ステップ3.±Pa、±Pb、±P c s±Pdを生
成する。
ステップ4.PO又はPeを生成する。
もし第17〜20図に示すようなアレイ又はその等価回
路が実現できれば、上述の各ステップは単一の論理レベ
ルしか必要とせず、従ってパリティ予測を4つの論理レ
ベルで遂行することができる。
付録Gの考え方は、AND反転(A I )ゲート及び
ドツトANDII能を有する4段の奇数パリティ予測回
路によっても実現できる。要求される最大ゲート構成は
、6ウエイAI及び最大7つのドツトANDである。こ
の実施例を第17〜20図に示す、なお、スペースの関
係で第17〜20図では、“G(i、j)″及びT(i
Sj)″をそれぞれ“GtJ  ″及び“T*Js”で
表わし、反転形を“−”で表わしている。
第17〜20図において、四角の各ブロックは通常のA
Iゲートを表わす、各AIゲートは、ブロックの左側か
ら入る水平線によって示される少なくとも2つの入力と
、右側から出る1つの出力とを持っている。2以上の、
1Mゲートの出力が共通ノードに接続されている場合、
その共通ノードは通常のドツトANDを表わす、各AI
ゲートの入力信号は、付録Gの式に見られる項、又は前
のレベルを占めるAIゲートの出力に対応する0回路レ
ベルは第17〜20図の順に上っている。従つ゛て、第
17図は第ルベルを実現するのに必要なすべてのゲート
を示し、第20図は第4レベルを実現するのに必要なす
べてのゲートを示す。
本発明とは異なり、パリティ予測を直接行う場合は、加
算器の下位32ビツト及び上位32ビツトの両方に対す
るパリティが生成されることになり、従って大量のハー
ドウェア(すなわち、選択y及びy゛に対するハードウ
ェア)を必要とする。
最終パリティ・ビットを選択する前にy及びy”の両方
に対するパリティを生成しなければならないため、32
ビツト加算器のパリティ予測に関して余分の遅延が生じ
る。
式(1)によれば、P(m、m+7)及びP(n、n+
7)を生成しなければならないが、本発明は式(1)に
従ってパリティを生成する代りに、選択に無関係のビッ
トのパリティP (m+2、m+7)が1回だけ生成さ
れるように項をグループ分けし、それによりハードウェ
アを節約している。
本発明の実施においては、一般にPO(C−1)及びP
O(C−0)の両方が生成され、次いでPOが生成され
る0本発明はこれらの各パスを2以上に、すなわちP 
(C−1)に対して±Pa及び±Pbを生成するものと
、P (C−0)に対して±Pc及び±Pdを生成する
ものとに分ける。
この結果、パリティ予測回路では、排他的ORをとられ
る式を変えることなく、単一パスで使用される排他的O
Rの数がかなり少なくなり、上述の値をより速く計算す
ることができる。最終パリティは、2×2のAND−O
R(AO)アレイではな(て3×4のAOアレイ又はそ
の等価回路で生成することができる。これは、両方の式
が単一ステージで計算できるこ゛とを示す0式(G、1
0)に含まれる項−P a s −P b s −P 
c及び−Pdを得るために付加的なハードウェアを必要
とすることは事実であるが、その見返りとして、+P 
a。
+Pb、+Pc及び+PdをP(C−1)及びP(C−
0)よりも速く生成することができ、3×4のAOアレ
イ又はその等価回路が1つの論理レベルで計算できるの
であれば、論理レベルの節約になる。排他的0口をとら
れる式の生成が禁止されることはない、6×5及び4×
6のAOアレイ又はその等価回路が使用可能であれば、
最悪の値は2ステージの遅延で生成される。
以上の説明から、6ウエイのAIゲート及び7のAND
ドツティングが実現できれば、最終結果の選択を伴なう
34ビツト加算器のためのパリティ予測を4つの論理レ
ベルで行うことができる、と云える。
本発明は、上述に限らず、種々の態様で実施できる0例
えば、ビットのグループ分けは2.3.3である必要は
なく、3.3.2等でもよい、また、上述の実施例では
、34ビツトの加算結果から32ビツトを選択していた
が、加算結果のビット数及び選択されるビット数は任意
でよい。
E0発明の効果 本発明によれば、加算器のためのパリティ予測を従来よ
りも経済的且つ迅速に行うことができる。
肘藍へ− パリティ予測方程式を導くのに次の表記法及びプール等
価式を用いる。
1、表記法 (A、1.1)   ’は式の否定を表わす。
(A、1.2)  (a + b )はa及びbのOR
を表わす。
(A、1.3)  (a b )はa及びbのANDを
表わす。
(A、1.4)  Φは排他的ORを表わす。
(A、1.5)  T iはビットlの桁上げ伝播を表
わす。
(A、1.6)  G iはビットiの桁上げ生成を表
わG。
(^、1.7)  Hiはビットlの半和を表わす。
(A、1.8)  T x −yはビットXからビット
yまでの桁上げ伝播信号を表わす。
(A、1.9)  G x −yはビットXからビット
yまでの桁上げ生成゛信号を表わす。
(A、1.10)  P c x −yはビットXから
ビットyまでの桁上げのパリティを表わす。
(A、1.11)  P s x −yはビットXから
ビットyまでの和のパリティを表わす。
(A、1.12) Oは最上位ビットを表わす。
(A、1.13)±PaはPa及びPa’の両方が生成
されることを表わす。
2、プール等価式 %式% (A、2.6)  Hi = (a iΦbi)=Ti
Gi’ 封」Ll バイトSOのパリティの場合、i−0であり、次式が成
立する。
(3)  PO−yP (0,1)ΦP(2,7)Φy
”P(8,9) (8,1) po−yp (0,1)■P(2,4)ΦP(5,7)
Φy’p(s、9) 加算の場合のパリティは次式に従うことが知られている
(B、2)Ps=Pa■PbΦPc Psは和のパリティ、Pa及びpbは加算される2つの
オペランドA及びBのパリティ、Pcは桁上げのパリテ
ィである。和バイト毎に1ビツトのパリティを付けるも
のとすると、式(8,2)をバイト対応にしなければな
らない、そのため、ツクイトのグループ分けが行われる
。実施例では、ノくイトSOを構成する8ビツトSO〜
S7が2−3−3のグループ、すなわちsos 1.5
2s3s    −4及び55s6s7の3グループに
分けられる。
8ビツトの和パイ)SOに対するパリティはビット5O
−s7の排他的ORをとることにより計算される。上述
のグループ分けによれば、次のようになる。
(8,3)PsO−1=PiO−1■Ps2−4ΦPs
5−7 上式の右辺各項は次のように表わせる。
Pa5−7−Pa5−7■Pb5−7■c5−7 Pa2−4−Pa2−4ΦPb2−4Φc2−4 PsO−1=PaO−1■PbO−1■cO−1 3ビツトのグループにおいては、桁上げは次のようにな
る。
C1n−当該グループへの桁上げ入力 Ci 舅G i +T i Ci n Cl−1=Gi  1+(Ti−i)ct+(Ti−1
)TiCin Ci−2−当該グループからの桁上げ出方(Cout) 従って、グループ85〜s7での桁上げはC1n蹴前の
桁上げ C7=G7+T7Cin C6−06+T6G?+T6T7CinC5=Cout となり、桁上げのパリティは次式で与えられる。
(8,4) Pc5−7−CinΦC7Q+C6 =C1nΦ(G7+T7Cin) ■(G6+T6G7+T6T7 Cin) 式(A、 2.1 )、(A、 2.2 )及び(A、
 2.6 >を用いて右辺の第2項を書き直すと、 (8,5)G7+T7Cin−G7ΦT7C3nΦG7
T7C1n −G1ΦT7Cin (1■G7) −G7■H7Cin 同様にして式(8,4iの右辺第3項を書き直すと、 (8,6) G6+T6G7+T6T7Cin −G6ΦT6G?■GdT6G7 ΦT6T7CinΦG6T6T7 Ci n■T6T7
G7Cin■T6T7G6GCin ここで、 x=T6G7■G6T6G7 一76G?  (1ΦG6) 一76G7G6’ −H6G? y=T677cin (1■G6) =H6T7Cin z−76T7Cin (1ΦG6) =H6T7G7Cin とお(と、 G6+T6G7+T6T7Cin −G6■X■y■2 −G6■)16G7■H677Cin ■)16T7G7Cin −G6e)H6G7■H6T7Cin  (1ΦGとな
るから、結局式(8,6)は次式のようになる。
(8,7)G6+T6G7+T6T7Cin−G6■H
6G7ΦH6H7Cin 式(8,5)及び(8,7)を式(8,4>に代入する
と、 (8,8) Pc5−7=CinΦ(G7ΦH7Cin)■(G6Φ
H6G7ΦH6H7 Cin) −G6■G7ΦH6G7■C1n (1■H7ΦH6H7) −G6■G7ΦH6G7ΦC1n (1ΦH7(1ΦH6)) −G6ΦG7ΦH6G7ΦC1n (1ΦH7H6’  ) 一06ΦG7ΦH6G?ΦC1n (17’ +H6) 同様にして次式も導ける。
(8,9) Pc2−4−G3■G4■)13G4ΦCi n’l 
(H4’ +H3) PcO−1は2ビツトのグループに対するものであり、
このグループにおける桁上げは、C1n2−桁上げ入力 Cl−G1+TlC1n2 C〇−桁上げ出力 であるから、Pc0−1は次のように導ける。
(8,10) PcO−1=Cin2■C1 −C1n2■(G1+TlC1n −Cin2ΦG1ΦTlC1n2 ΦGITICin2 −Cin2■G1■TlC1n2 (1■Gl) =Cin2ΦG1ΦHICin2 −GlΦC1n2  (1■)If) −Gl■H1’  C1n2 バイト内の各グループの桁上げの予測パリティをまとめ
ると次のようになる。
(8,8)Pc5−7=G6ΦG7■H6G?Q+Ci
n (H7’ +H6) (8,9)Pc2−4=G3■G4ΦH3G4■C1n
1 (H4’ +H (8,10) P c O−1−G 1■H1’ C1
n2ルー のパ1−イ 桁上げのパリティ予測のための式を用いて、和グループ
のパリティを導(ことができる。
ビット5.6及び7のグループの対するパリティPa及
びPbは次のようになる。
Pa5−7=A5■A6ΦA7 Pb5−7−85■86ΦB7 従って、和ビット85〜S7のパリティはPs5−7−
A5ΦA6■A7■B5ΦB6ΦB7ΦG6ΦG7■H
6G7Φ Cin (H7’  −H(6) ここで、 A6ΦB6ΦG6−A6■B6ΦA6B6−A6+86 一丁6゛ A7■B7■G7−T7 及び A5ΦB5寓H5 が成立するから、パリティは次のようになる。
(8,11) Ps5−7=T6■T7ΦH5ΦH6G7■Cin (
H7’ 十H6) 同様にして、和の他のグループ・パリティも次のように
導くことができる。
(8,12) PS2−4−T3■T4ΦH2ΦH3G4ΦC1nf 
(H4’ +H3) (8,13) PsO−1=71■HOΦH1’  ClnZ式(8,
11)の右辺は次のように書き直せる。
T 6 @ T 7 (f) H5ΦH6G7Φ(H7
” +H6)Cin =T6$T7 (Ci n+Ci n” )ΦH5ΦH
6G7■(H7’ +H6)Cin −T6ΦT7CineT7Cin’ΦH5ΦH6G7e
 (H7’ +H6)Cinここで、 T7Ci n$cin (H7’  +H6)−Cin
(T7Φ(H7’ +H6) −Cin (T7’  (H7’ +H6)+T7H7
毒 H6”) −Cin (T7’ 十T7″H6+T7H7H6”) −Cin (T7’ +T7H7H6’ )−Cin 
(T7’ +T777G7’ H6’ )−Cin (
T7’ +T7G?’ H6’ )−Cin(77′+
G7’ H6’ )であるから、 Ps5−1−H5OT6ΦH6G7Φ 77Cin’ ΦC1n(T7@ ■ G7’f(6′ ) となり、ここで T7CineC1n (T7’ +G7’  H6’ 
)−Cin (T7’ +G7’  H6’ )+7C
in とすると、 Ps5−7−)15ΦT6ΦH6G7Φ((T7’ +
G7° H&’)C1n+77Cin’) 上式の右辺中で、 T6■H6G?−G6+76G7’ であるから、結局次式が成立する。
(B、、14) Ps5−7=H5Φ(G6+76G7’ )Φ((T7
”+G7’ H6”) C1n+77Cin’ ) 式(8,14)の右辺は排他的ORを2つしか含んでい
ない、ビット2〜4に対しても同様にして導くことがで
きる− (8,15) Ps2−4−H2O(G3+T3G4’ )■((T4
’ +G4” 83) C1n+77Cin’ ) ビット0及び1に対する和のパリティは次のようになる
(8,16) PsO−1−HO■TlC1n2■ TlC1n2’ e81’  Cln Z −H0eTICin2Φ TlC1n2’Φ(T1’+G 1)Cin2 −HOΦTlC1n2’ eCin 2(Tl■(T1’+G1)) −HOΦTlC1n2’Q+C1n 2 (Tl’  (Tl’ +G1)+Tl (TIC
I’ )) −HO■TlC1n2’ ΦC1n 2 (T1” +TlCl’  ) −HOΦTlC1n2’ ■C1n 2’(Tl”+G1゛) −HOΦ(TICin2’  (Ci n2° +TIG1)+C1n2 (Tl’  +G1’  )  (Tl’  +C1n
2)’) −HOΦ(TIC3n2’  + C1n2  (TI’  +G1’  ))−HOΦ(
TICin2’  + Glo C1n2) バイト内の各グループに対する和のパリティをまとめる
と次のようになる。
(8,14) Ps 5−7=H5@ (G6+76G7°)■((T
7”十G?’  H6’ ) Cin+T7Cin) (8,15) Ps2−4−H2O(G3+T3G4’ )■((T4
”+G4’  H3) C1n1+T4Cinl’  ) (8,16) PsO−1−HOΦ(TICin2’+Gl’  C1
n2) 式(8,11)及び(8,12>から和バイトに対する
別のパリティ形式を導くことができる。これは正の桁上
げ入力項だけを用いるものである0式(8,11)及び
(8,12)は次のように変形される。
(8,17) Ps5−7=T6ΦT7ΦH5ΦH6G7■Cin (
H7’  +H6) −T7■H5ΦT6■T6G6’ G7eCi n (H7’  +H6)−T7■H5Φ
T6 (1ΦG6’ G7)ΦCin (H7’  +H 一77ΦH5Φ(G6+76G 7゛ )ΦCin (H7’  +H6)同様に、 (8,18) Ps 2−4=T4■H2Φ(G3+7
3G4°  )■C1n1 (H4’  +H3) PsO−1を与える式(8,13>は変わらない。
これで和のパリティを与えるための2つの形式が導かれ
たことになる。第1の形式は式(8,14)、(8,1
5)及び(8,1″6)から成り、第2の形式は式(8
,17)、(8,18)及び(8,13)から成る0次
に、これらの式を用いて和のバイトのパリティを決定す
るステップについて述べる。
式(8,13)〜(8,17)を式(8,1)に代入す
ることによって、和バイトSOのパリティを生成する幾
つかの式を導くことができる。
式(8,13)を用いると、 P(0,1)−HO■T1ΦH1’  Cin (0,
P(8,9)−H8■T9ΦH9’  Cin (8,
式(8,18)を用いると、 P(2,4) −H2■T4■(G3+T3G4”  )ΦC1n(2
,4)()14’  +H3)式(8,14)を用いる
と、 P(5、?)=H5■(G6+76G7”)■((T7
’ +G7’  H6’ ) Cin(5,7)+T7Cin (5,7)”) 従って式(8,1)は次のように書ける。
PO=y (HO■T1■H1’ Cin (0゜1)
)ΦH2■T4■(G3+73G 4°)■C1n(2,4)(H4°+H3)■H5■(
G6+76G?’ )■((T7’ +G7’ H6’
 )Cin (5、?)+T’7Cin (5,7)■
y’  (H8■T9■H9’ Cin (8,9))
次の等式、 yT1Φy’ H8−yT1+y’ 88yHOΦ1’
 T9=yHO+y’ T9yH1°C1n(0,1)
■y’ H9’ C1n(8,9) =yH1’  Cin  (0,1)+y’  H9’
  C1n(8,9) を用いると、POは次のようになる。
(8,19) PO−(yT1+y’  H8)■(yl(O+yl 
T9)■(yH1’  C1n(0,1)+y’ H9
’  C1n (8,9)ΦH2■T4■(G3 +T3G4’ )■C1n(2, 4)(H4” +H3)■H5■ (G6+76G7’ )■((T 7” +G7’  H6’ )Cin (5、?)+T
7Cin (5,7)”) 桁上げは、次のようにバイトへの桁上げCinで表わす
ことができる。
(B、20) Ci n (8,9) −Ci n(8
,21) Ci n (5,7) −G (8,9)+T(8,9)Cin(8,22) 
Ci n (2,4) −G(5,9)+T (5,9)Cin(8,23) 
 Ci n  (0,1)−G (2,9)+T (2
,9)Cin従って、式(8,19)は次のようになる
(8,24) PO−(yT1+y’ H8)■(yHO+y’ T9
)■(yHlo (G(2,9)+T (2,9)Ci
n)+ y’ H9’ C1n)$H2ΦT4ΦH5■(G3+
T3G4’ )■ (H4′十H3)(G(5,9)+ T(5,9)C3n)■(G6+7 6G7°)■((T7’ +G7”H 6’ )(G (8,9) +T (8:9)Cin)
+T7 (G (8,9)+T(8,9)Cin)’) 式(8,13)〜(8,18)を式(8,1)に代入す
ることによって導ける他の公式が付録Cにある。
封に 式(8,13)〜(8,18)を式(8,1)に代入す
ることによって、演立結果のバイトSOのパリティを生
成する幾つかの式を導くことができる(残りのバイト3
1〜S3についても同様に導ける)。
式(B、 1 ’3 )を用いると、 P (0,1) −HOΦT1■H1’  Cin (0,1)P(8,
9) 一88ΦT9ΦH9’  Cin (8,9)式(8,
18)を用いると、 P(2,4) −H2ΦT4■(G3+T3G4’ )ΦC1n(2,
4)(H4° +H3)式(8,14)を用いると、 P(5,7) −H5e(G6+76C7° )O+ ((T7’  
+G7’  H6°)Cin(5,7)+77Cin 
(5,7)゛ ) 従って、式(8,1)は次のように書ける。
(C,1) PG =y(HOΦT1■H1’C1n(0,1))Φ
H2■T4■(G3 +T3G4’)■C1n(2,4
) (H4” +H3)■H5■(G6 + T6G7
”)Φ((t7’ 十G?’H6’)Cin(5,7)
ΦT7Cin(5,7)′)■y′(88■T9ΦH9
’C1n(8,9))1       次の等式、 yT1■y’H8−yTl + y’H8yHoΦy’
T9−yHO+ y’T9yH1’ C1n(0,1)
ΦyH9’cin(8,9) −yH1’cin(0,
1) +y’H9’C1n(8,9)を用いると、PO
は次のようになる。
(C,2) PO−112■T4■(G3 +T3G4 ’ )■(
H3+ H4°)Cin(2,4)■H5■ (G6 +T6G?”)■((T7’ +G7’H6’
)Cin(5、?)+ T7Cin(5,7)I) ■(yTl + y’ H8)■(yHO+y’T9)
■(yH1’cin(0,1) +y’H9’C1n(
8,9))同様に、次の等式、 yT1Φy’T9 =yT1 + y’T9yHOe 
y’H8=yH’D + y’H8(C,3) PO−H2■T4Φ(G3+T3G4’)■(83+ 
H4”)Cin(2,4)■H5■ (G6 +76G7°)■((T7 ’ + C7’ 
H6°)Cin(5、?)+ 77Cin(5,7)”
)■(yT1+y’T9)Φ(yHO+y’H8)■(
yH1’cin(0,1)+V’H9’C1n(8,9
)) 同様な手順で以下の式を導くことができる。
(8,13)−>P(0,1)−HOΦT1ΦH1’C
1n(0,1)(8,18) −>P(2,4)−H2
ΦT4Φ(G3 +T3G4”)■C1n(2,4)(
H4’+H3) (8,17)−>P(5、?)−H2ΦT7Φ(G6 
+T6G?’)ΦC1n(5、?)(H7’+H6) (8,13)−>P(8,9)−H8ΦT9ΦH9’C
1n(8,9)(C,4) PO−H2■T4Φ(G3 +T3G4 ’ )■ (
H3+H4’)C3n(2,4)■ H5■T7■ (G6 + T6G7’ ”)ΦC1n
(5,7)(H7’ +H6)  ■ (yT1+y’H8))■(yHO+y’T9)  ■
(yH1’cin(0,1) +y’H9’C1n(8
,9))または、 (C,5) PO−H2ΦT4■(G3+T3G4’)■C1n(2
,4)(TI3 + H4’)■ H5ΦT7■(G6 +T6G? ’ )■C1n(5
,7)(H7’ +H6)■ (yT1+y’T9)Φ(yHo−1−y’H8)■(
yH1’cin(0,1) +y’H9’C1n(8,
9))CB、13)=>P(0,1)=HO■T1Φ旧
’C1n(0,1)(8,18) = >P(2,4)
−H2■T4Φ(G3+T3G4’)ΦC1n(2,4
)(■4’+H3) (8,17) = >P(5,7) −H5ΦT7■(
G6 +T6G?’)ΦC3n(5、7) (H7’ 
+H6)(B、16) −>P(8,9)−HaΦ(T
9Cin(8,9)°+G9’C1n(8,9)) 次の等式、 yHOQ+T1y @V”H8−y (HO’TI十H
O’TI)+3’H8y’ (T9Cin(8,9)’
  +G9°C1n(8,9))■yH1’cin(0
,1)−’yH1’ C3n(0,1) +y’ (T
9Cin(8,9)’  +G9’C1n(8,9)を
用いると、 (C,6) PO−82eT4■(G3+T364’)■C1n(2
,4)(H3+ H4’)■ H5■T7■(G6+T6G?’)■C1n(5,7)
(H7°+H6)■ (y(HO’T1 +HOT1”)+31’H8)■(
yH1’cin(0,1) 十y’ (T9Cin(8
,9)l+G9’C1n(8,9))) (B、13)−>P(0,1)−HO■T1■H1’C
1n(0,1)(8,18)−>P(2,4)−82Φ
T4■(G3+T3G4’)■C1n(2,4) ([
4’ +H3))(8,14)−>P(5、?)−H5
Φ(G6 + T6G? ’ )■((T7’ +G7
’H6’)Cin(5、?)+ 77C3n(5,7)
l) (8,16)−>P(8,9)−HaΦ(79Cin(
8,9)+69°C1n(8,9)) (C,7) PO−H2■T4■ (G3+T3G4’)ΦC1n(
2,4)(13+H4’)■     H5■(G6 +T6G7’)Φ ((T7’十G7’H6’) C1n(5,7)+74
in (5,7)l)■ ((HO’Tl−140T1
’)y+H8y’)  ■ (旧’C1n(0、1)y +(T9Cin(8,9)
°+G9’C1n(8,9))y’) (B、13) = >P(0、1)−10ΦT1■旧’
C1n(0,1)(a、18) −>p(2,4) =
=H2Φ(G3 +T3G4’)■((T4’ +G4
’H3’)Cin(2,4)+74Cin(2,4)”
) CB、17)−>P(5、?)−H5■T7Φ (G6
 + T6G7”)■C1n(5,7)(H7”+H6
) (B、16) −>P(8,9)−[8■T9■H9’
C1n(8,9)(C,8) PO=H2■ (G3+T3G4’)■((T4’ +
G4’H3’)C3n(2,4)+T4Cin (2,
4)1)■ H5■T7Φ(G6+T6G?’)■C1n(5,7)
(H7”+H6) @ (yT1+y’H8)Φ(yHo + y’ T9) 
■(yHloCln(0,1)+ y’H9’cin(
8、9))または、 (C,9) PG−82■(G3+T3G4’)■ ((74’ +G4’H3’)Cin(2,4)+T4
Cin (2,4)’)e H5■T7■(G6 + T6G?”)ΦC1n(5,
7)(17”+86)■ (yT1+y’T9)Φ(yHO+y’H8)■(yH
1’cin(0,1)+ y’H9’cin(8,9)
)(B、13)−>P(0,1)=HOΦTlΦll’
cin(0,1)(8,15)■>P(2,4)−H2
■(G3+T3G4’)■((74’ +G4”H3’
)Cin(2,4)+ 74Cin(2,4)I) (8,17)=>P(5,7)=H5eT7G) (G
6+T6G?’)e)Cin(5,7) (H7’ 十
H6)(8,16)−>P(8,9)=H8■(T9C
in(8,9)l+G9”C1n(8,9)) (C,10) PO−H2e (G3+T3G4’)■((T4’ 十
G4’H3’)C4n(2,4) +T4Cin(2,
4)’)ΦH5ΦT7■(G6+T6G?’)■C1n
(5,7) (H7’ +H6)  ■ ((HO’T1 +HOT1’)y +H8y’)■(
H1’Cin (0,1)y + (T9Cin(8,
9)I+G9’C1n(8,9))y’) (8,13)−>P(0、1)−HOΦTlΦI(1’
C1n(0,1)(8,15) −>P(2,4) =
H2■(G3 +T3G4”)■((T4’ +G4’
H3’)C1n(2,4)中子4Cin(2、4)’) (8,14)−>P(5、?)−H5Φ(G6 + T
6G? ’ >Φ((T7’G7’H6’) C1n(
5,7)+  77Cin(5,7)°) (B、16) −>P(8,9)−H8■T9■H9’
C1n(8,9)(C,11) PO冒H2Φ(G3+T3G4’)■ ((T4’ +G4’H3’)Cin(2,4) +7
4Cin(2,4)”)■H5’■(G6 +T6G7
°)■((T7’ +G7’H6’)Cin(5、?)
 +T7Cin(5、?)’)■ (yT1+y’H8)■(yHO+ y’T9)■(y
H1’cin(0,1)+9°H9’C1n(8,9)
)または、 (C,12) PO−H2Φ(G3+T3G4’)Φ ((T4’ +G4’H3’)Cin(2,4) +7
4Cin(2,4)’)eH5e (G6+T6G?’
)■((T7’ +G7’H6”)Cin(5、?) 
+T7Cin(5、?)’)■ (yT1+ y’T9)■(yHO+y′H8)■(y
H1’cin(0,1) +y’H9’C1n(8,9
))(B、13)−>P(0,1)−HO■丁1■H1
’C1n(0,1)(B、15) −>P(2,4)−
H2Φ(G3+T3G4’)■((T4’ +G4’H
3’)Cin(2,4)+T4Cin(2,4)’) (B、14) −>P(5、?) −85°Φ (G6
+T6G?”)Φ((T7’ +G7’H6’)Cin
(5、?)+  T7Cin(5,7)I) (B、16)−>P(8,9)−H8Φ(T9Cin(
8,9)”++G9”C1n(8,9)) (C・13) PO−H2Φ (G3+T3G4’)■((T4’ +
G4’H3’)Cin(2,4) +T4Cin(2,
4)’)ΦH5e(G6+T6G?’)■((T7°+
G7’H6’)Cin(5、?) +T7Cin(5,
7)”)Φ ((HO’TI  +HOT1’)y +H8y’) 
 Φ(旧’Cin (0,1)y +(T9Cin(8
,9)I+G9’C1n(8,9))y’) (8,16)−>P(0,1)−[0Φ(TICin(
0,1)’  +G1’C1n(0,1)) (8,18)−>P(2,4)−H2ΦT4Φ (G3
+T3G4’)ΦC1n(2,4)(H4’+H3) (8,1)  冨>P(5,7) −H5ΦT7■ (
G6+T6G?’)ΦC1n(5,7)(H7’+H6
) (8,13) −>P(8,9)−H8■T9■H9’
C1n(8,9)(C,14) PG−H2ΦT4■tG3+T3G4’)ΦC1n(2
,4)(H3+H4°)Φ H5ΦT7Φ(G6+T6G?’)■)CLn(5,7
)(lI7’+H6)  ■ ((H8’T9 +H8T9”)’y’+HOy)■(
H9’C1n(8,9)y’+(TICin(0,1)
I+(G1’C1n(0、1)y) (8,16)−>P(0,1)−HOΦ(TICin(
0,1)゛十G1’C1n(0,1)) (8,18) −>P(2,4) −H2■T4Φ(G
3 +T3G4”)ΦC1n(2,4)(H4’ +H
3) (8,17) −>P(5、?) −H5ΦT7■(G
6+T6G7°)ΦC1n(5、?)(H7’+H6) (8,16)−>P(8,9)−D■(T9Cin(8
,9)+G9’C1n(8,9)) (C,15) PO−H2■T4Φ(G3+T3G4’)ΦC1n(2
,4)(H3+H4’)■ H5ΦT7■(G6+T6G7’)■C1n(5,7)
(87’ +H6)  ■ (HOy + H8y’ )  ■(TICin(0,
1)l+G1’C1n(0,1))y■(79Cin(
8,9)+G9’C1n(8,9))y’ (8,16)=>p(0,1)=HO■(TICin(
0,1)“十G1”C1n(0,1)) (8,17) = >P(2,4) −H2■T4Φ 
(G3 + T3G4 ’ )■C1n(2,4)(H
4’十H3) (B、14) = >P(5、?) =H5■ (G6
+76G?’)■((T7’ +G7°H6’)Cin
(5、?)+  T7Cin(5,7)゛) (B、13)=>P(8,9)=H8■T9■H9’C
1n(8,9)(C,16) PO=H2ΦT4■(G3+T3G4’)ΦC1n(2
,4)(83+H4”)■ H5■ (G6+T6G7’)■ ((TV’ +G7’H6°)Cin(5、?) +7
7Cin(5、?)’)■ ((H8’T9 +H8T9’)y’ +HOy)■(
H9’C1n(8,9)y’+(TICin(0,1)
’  +      −(G1’Cin  (0,1)
)y) (8,16) = >P(0,1) =HOO+(TI
Cin(0,1)+G1’C1n(0,1)) (8,18)−>P(2,4)−H2■T4■(G3+
T3G4’)■C1n(2,4) (84’ +H3)
(B、14)−>P(5、?)=H5Φ’(G6+T6
G?’)■((T7’ +G7’H6’)Cin(5,
7)+  77Cin(5,7)゛) (8,16)=>P(8,9)−H8■(79Cin(
8,9)+G9’C1n(8,9)) (C,17) PO−[2■T4■(G3+T3G4’)■C1n(2
,4)(113+H4’)■ H5■(G6+T6G?’)■ ((↑7°+G7°86’)Cin(5,7) +77
Cin(5、?)’)■ CHOy十〇8y’)■(TICin(0,1)1+G
1’C1n(0,1))yΦ(T9Cin(8,9)l
+G9’C1n(8,9))y’ (8,16)=>P(0,1)=HO■(TICin(
0,1)”十G1’C1n(0,1)) (B、14) = >P(2,4) =H2■ (G3
 + T3G4°)■((T4’ +G4’H3’)C
in(2,4)+  T4Cin(2,4)”) (8,18) = >P(5、?) =H5■T7■ 
(G6 + T6G?’ )ΦC1n(5′、7) (H7’+H5) (8,13) = >p(8,9) =H8■T9■H
9’C1n(8,9)(C,18) PO=H2■ (G3 + T3G4 ’ )■((T
4’ +G4’H3’)Cin(2,4) +T4Ci
n(2,4)”)■ H5ΦT7■ (G6 + T6G? ’ )ΦC1n
(5,7)(H7’+H6)  ■ ((H8”T9  +H8T9”)y’+HOy)■(
09°C1n(8,9)y’ + (TICin(0,
1)′+G1’C1n(0,1))y) (8,16) = >P(0,1)−HO■(TICi
n(0,1)+61°C1n(0,1)) (8,14) −>P(2,4) −H2■ (G3 
+ 73G4”)■((T4°+G4’H3’)Cin
(2,4)+  74Cin(2,4)°) (8,18) = >P(5,7) −H5ΦT7Φ 
(G6 + 76G7°)ΦC1n(5、?) (H7” + 86) (8,16)−>P(8,9)=H8■(T9Cin(
8,9)+G9’C1n(8,9)) (C,19) PO−H2■ (G3+T3G4’)■((T4’ +
G4’H3’)Cin(2,4) +T4Cin(2,
4)’)■ H5ΦT7Φ(G6+T6G?’)ΦC1n(5,7)
(H7’ + H6)  ■ (HOy+H8y’)  ■(TICin(0,1)l
+G1’Cin (0、1))yΦ(T9Cin(8,
9)°+G9’C1n(8,9))y’ (8,16)−>P(0,1)−80■(TICin(
0,1)”+G1’C1n(0,1)) (8,14) −>P(2,4) −82■(G3+T
3G4’)Φ((T4’+G4H3’)Cin  (2
,4)+T4Cin(2,4)゛) (8,14) −>P(5、?) −H5O(G6 +
76G7“)■((T7’ +G7’H6’)Cin(
5、?)+T7Cin(5,7)°) (8,13) = >P(8,9)−H8■T9■H9
’C1n(8,9)(C,20) PO−H2O(G3+T3G4’)■ ((T4’ +G4’H3’)Cin(2,4) +T
4Cin(2,4)’)■ H2O(G6+T6G?’)■ ((77’ +G7’H6’)Cin(5、?) +T
7Cin(5、?)’)■ ((H8’T9 +H8T9’)y’ +HOy)■(
H9’C1n(8,9)y’+(TICin(0,1)
l+61°C1n(0,1))y) (8,16)−>P(0,1)−HO■(TICin(
0,1)+Gl’C1n(0,1)) CB、14)−>P(2,4)−H2O(G3+’r3
G4’)Φ((T4’ +64’)13°)C3n(2
,4) +  T4Cin(2,4)°)(8,14)
 −>P(5、?) =H5■(G6 +76G7”)
Φ((T7’ +G7’H6′)Cin(5、?)+ 
 77Cin(5,7)゛) (8,16) = >P(8,9) =H8■(79C
in(8,9)+G9°Gin(8,9)) (C,21) PO−H2O(G3 + T3G4 ’ )■((T4
’+G4°H3’)Cin(2、4)中子4Cin (
2,4)”)■ H2O(G6 + 76G7”)■ ((T7’ +G7’H6’)Cin(5,7) + 
T7Cin (5,7)’)Φ (HOyfH8y’) ■(TICin (0,1)+
G1’C1n(0,1))y■(T9Cin(8,9)
”+69°C1n(8,9))y’ 肘IL匡 バイトSOのパリティの場合はi=0であるから、式(
3)は PO=yP (0,1)■P(2,7)■y’ P(8
,9)となり、次式が成立する。
(0,1) PO−yP(0,1)■P(2,5)ΦP(6,7)Φ
y’P(8,9) 式(B、 l 3 ’)又は(B、 16 )をP (
0,1)、P(6,7)、P (8,9)に代入し、そ
して前述のI B M Technical Repo
rtの第12頁にある次の公式 %式%) を用いることにより、パリティ予測のための幾つかの公
式を導くことができる0例えば、式(8,13)及び(
8,15)を用いると、次の公式が得られる。
P(0、1)=HOΦT1ΦH1’C1n(0,1)P
(6,7)=H6ΦT7■H7’C1n(6,7)P(
8,9)=H8■T9Φ’H9’C1n(8,9)P(
2,5)−H2OT3■T4■T5■(H3G4  +
H3’ H4G5)■ (H5’C1n(2,5)+H3’H4C1n(2,5
))従って、 (0,3) PO= yHoΦy↑1ΦyH1’cin(1,1)Φ
H2■T3■T4■T5■ (H3G4 +H3’H4G5)■(85’C1n(2
,5)十83’H4C1n(2,5))■ H6■T7■H7’C1n(6,7)Φ3+’H8■y
’T9Φy’H9’cin(8,9) 前のセクションと同じ等式を用いて書き直すと次のよう
になる。
(0,4) PO=(yT1■y’H8)■(yHO+ y’T9)
■(yH1’cin(0,1)+y’H9’cin(8
,9))■H2■T3■T4■T5■ (H3G4 +H3“H4G5)■H6ΦT7■(H5
’C1n(2,5)+H3’H4C1n(2,5))■
H7’C1n(6,7) 月」L昆 式(8,11)、(8,12>及び(8,15)を式(
0,1)に代入することにより、演算結果のパイ)SO
のパリティに関する8つの公式が得られる。
これらは、演算結果のすべてのバイトのパリティ予測に
適用することができる。
欠二久L (E、1.0) PO=(HO■Tl■H1’C1n(
0,1)y■H2■T3ΦT4■T5■(H3G4 +
 H3°H4G5)■(H5’C1n)2.5)+H3
’H4C1n(2,5))■H6■T7■H7’C1n
(6,7)■(H8■T9eH9’C1n(8,9))
y’ 立ニブ」」− (E、1.1) PO=(yHO■y’H8)■(yT
1+y’T9)■(yH1’cin(0,1) +y’
H9’C1n(8,9))■H2■T3■T4■T5■
(H3G4 + H3’ H4G5)■(H5’C1n
(2,5)十〇3°H4C1n(2,5))ΦH6■T
7■H7’C1n(6,7)立:−スIJ二 (E、1.2) PO=(yHOΦy T9)■(yT
1+y’H8)  ■(yH1’cin(0,1) +
y’H9’C1n(8,9))ΦH2■T3■T4■T
5■ (H3G4 + 83°H4G5)■(H5’C
1n(2,5)+H3’H4C1n(2,5))■H6
ΦT7ΦH7°Cin<6.7)l:≦層L (8,2,0) PO−(HO■Tl■H1’C1n(
0,1))y■H2ΦT3ΦT4■T5■ (H3G4
 + H3”H4G5)■(15°C1n(2,5)十
H3°H4C1n(2,5))eH6ΦT7■H7’C
1n(6,7)■(H8Φ(T9Cin’(8,9))
  ΦG9’C1n(8,9)))y” 立:≦リニL (E、2.1) PO−(yHO■y’H8)■(yT
1+y’ (T9Cin(8,9’)  +G9’C1
n(8,9)))■3+H1°C1n(0,1)ΦH2
ΦT3■T4■T5■(H3G4  + H3’ H4
G5)■(15°C1n(2,5)+H3’H4C1n
(2,5))■H6■T7ΦH7’C3n(6,7)ケ
:ゴ9」L (E、2.2) PO−(yHo■y’(T9C1n(
8,9)’  +G9’C1n(8,9)))Φ(yT
1+y’H8)■yH1°C1n(0,1)Φ■2■T
3■T4■T5■(H3G4−f−H3”H4G5)■ (H5’C1nT1 + 31’H8)■y旧’C1n
(0,1)■H2■T3ΦT4■T5Φ(H3G4 +
H3’H4G5)■ (H5’C1n(2,5)+)13’H4C3n(2,
5))■H6ΦT7■H7’C1n(6,7)l:≦層
L (E、3.0) PO=(10ΦT1■H1’C3n(
0,1))y■H2■T3■T4■T5■ (H3G4
 + H3”H4G5)■(H5’C1n(2,5)+
H3°H4C1n(2,5))ΦH6■(T7Cin(
6、?)’ Q+G7’C1n(6,7)■(88eT
9■H9’  cin(8,9)))y’立:ノJ」− (E、3.1) PO=(yHO+ y’H8)■(y
T1+y’T9)  ■(y旧’C1n(0,1) +
y’H9’C1n(8,9))■H2■T3■T4■T
5Φ (H3G4 + H3°H4G5)■(15°C
1n(2,5)+H3°ll4Cin(2,5))■H
6■(77Cin(6,7)゛  ΦG?’C1n(6
,7)工:りM (E、3.2) PO−(yHO■y’T9)■(yT
1+y’H8)  ■(yH1’cin(0,1) +
y’H9°C1n(8,9)■H2■T3■T4ΦT5
■’ (H3G4 + H3’ H4G5)■(H5’
C1n(2,5)+H3’H4C1n(2,5))■H
6Φ(T7Cin(6、?)’  +G7’C1n(6
,7)立:≦(L (E、4.o)PO−(HO■T1ΦH1’C1n(0
,1))y■H2■T3eT4■T5e (H3G4+
H3’H4G5)■(H5’C1n(2,5)+H3°
H4C1n(2,5))■H6Φ(T7Cin(6,7
)°  ΦG?’C1n(6,7))■ (88■(T9Cin’(8,9)’  ΦG9’C1
n(8,9)))y ” l:≦11L (E、4.1) PG−(yHoΦV’H8)■(yT
1+y’ (T9Cin(8,9)’ +G9’C1n
(8,9)))■yH1’cin(0,1)+H2■T
3■T4ΦT5■(H3G4 +H3’H4G5)■ (H5’C1n(2,5>+H3”H4C1n(2,5
))ΦH6Φ(T7Cin(6,7)l  ■G7’C
1n(6,7))lニジ目」L (E、4.2) po−(ynoΦy’ (T9Cin
(8,9)’  +G9’C1n(8,9)))■(y
T1+V’H8)  ■yH1’cin(0,1)+H
2■T3■T4ΦT5Φ(H3G4  + H3’ H
4G5)■(H5’C1n(2,5)+H3’H4C1
n(2,5))  ■H6Φ(T7Cin(6,7)’
  +G7’C1n(6,7))立:ノJ− (E、5.0) PO−(HO■(TICin(0,1
)’  +G1’C1n(0,1))yeH2ΦT3■
T4■T5Φ (H3G4 + H3”H4G5)■ 
(H5’C1n(2,5) +H3’H4C1n(2,
5))  ΦH6ΦH7■H7’C1n(6,7)■(
88ΦT9の H9’C1n(8,9))31’ l:≦す!L (1!、5.1) PG−(yHo■y’H8)■(y
(TICin(0,1)+G1’C1n(0,1)) 
 +y’T9)  ■yH9’cin(8,9)■■2
ΦT3ΦT4■T5■()13G4 +)13ゝH4G
5)■(H5’C1n(2,5)+H3’H4C1n(
2,5))■H6ΦT7■H7’C1n(6,7) 立ニー入U (E、5.2) PO−(yHo■y’T9)■(y(
TICin(0,1)°+G1’C1n(0,1)) 
 +y’H8)  ■yH9’cin(8,9)ΦH2
■T3■T4■T5■(H3G4  +H3°H4G5
)■ (H5’C1n(2,5)+H3’H4C1n(2,5
))■H6■T7■H7’C1n(6,7) l:ジリL (E、6.0) PO−(HO■(TICin(0,1
)’  +G1’C1n(0,1)y■H2■T3■T
4ΦT5■(H3G4+H3’84G5)■(H5’C
1n(2,5)+H3’H4C1n(2,5))  e
H6ΦT7ΦH7’C1n(6,7)■(88Φ(T9
Cin(8,9)” ΦG9’C1n(8,9))) 
 y’ 立:ジリ工L (E、6.1) PG−(yHoΦy’H8)■H2Φ
T3■T4■T5■(y(TICin(0,1)’  
+G1’C1n(0,1))十y(79Cin(8,9
)’ ΦG9’C1n(8,9)))■ (H3G4 
+ H3’ H4G5)■(H5’C1n(2,5)+
H3’H4C1n(2,5))■H6$T7■H7’C
1n(6,7) l:じ(C2 (C6,2) PO−(yHoΦy’ (T9Cin(
8,9)’  +G9’C1n(8,9)))■(y(
TICin(0,1)’  +G1’C1n(0,1)
)  +y″H8)  ■H2■T3eT4■T5■(
H3G4 +H3’H4G5)Φ (H5’C1n(2
,5)+H3’H4C1n(2,5))  ■H6ΦT
7ΦH7’C1n(6,l:≦すし く1!、7.0) PO−(10■(TICin(0,
1)’  +G1’C1n(0,1)y■H2■T3Φ
T4ΦT5Φ(H3G4 + H3’ H4G5)■ (H5”C1n(2,5)十H3’H4C1n(2,5
))ΦH6Φ(T7C3n(6、?)’  +G7’C
1n(6,7))Φ(H8ΦT9■H9°C1n(8,
9))y’立ニジ式上L (E、7.1) PO=(yHOΦy’H8)■(y(
TICin(0,1)’ +(GloCln(0、’ 
1)) +y’T9)■31’H9’C1n(3,9)
■■2■T3■T4■T5■(13G4  +H3’H
4G5)■ (H5’C1n(2,5)+H3’H4C1n(2,5
))■H6■(T7Cin(6,7)′■G7’C1n
(6,7)l:≦式」し くE、7.2) PO”(y(TICin(0,1)’
  十G1’C1n(0,1))+y’H8)  ■(
yHO+ y’T9)■yH9”cin(8,9)■H
2■T3ΦT4■T5■(H3G4  +H3°H4G
5)■ (H5’C1n(2,5)+H3’H4C1n(2,5
))■H6■(T7Cin(6,7)9  ΦG7°C
1n(6,7)立:ノJ− (E、8.0) PO−(10■(TICin(0,1
)’  +G1’C1n(0゜1))y■H2■T3■
T4■T5■ (H3G4+H3’H4G5)■ (H5”C1n(2,5)+H3’H4C1n(2,5
))■H6■(T7Cin(6、?)’  +G7’C
1n(6,7))■(H8Φ(T9Cin(8,9)゛
  ΦG9’C1n(8,9)))y’ 立:−ス1」− (E、8.1) PO子(yHoΦy’H8)■H2■
T3ΦT4ΦT5■(y(TICin(0,1)’  
+G1°C1n(0,1))+ y’(T9Cin(8
,9)’  +G9’C1n(8,9)))■(113
G4 + H3’ H4G5)■(H5’C1n(2,
5)+H3’H4C1n(2,5))Φ86Φ(T7C
in(6、?)”  +G7’C1n(6,7))l:
二人LL (L8.2) PO=(yHoΦV” (T9Cin(
8,9)’  +G9’C1n(8,9)))■(y(
TICin(0,1)’  +G1’C1n(0,1)
)  +y’H8)  ■H2ΦT3ΦT4ΦT5■(
H3G4  +H3’H4G5)■ (H5’C1n(2,5)+H3’H4C1n(2,5
))■H6■(T7Cin(6、?)’  +G7’C
1n(6,7))封1乙 ここでは、32ビツト加算器のための既存のパリティ予
測方式及び3′4ビツト加算器のために提案されたパリ
ティ予測方式の具体化について述べる。採用した0MO
3技術は、9ウエイまでのNAND (3,9ns、6
セル)、AND (3,8ns。
6セル) 、NOR(4,0n s、’ 6セル)、0
R(4,2ns、6セル)、2X8AND−OR(4゜
3ns、9セル)、3X4AND−OR(4,1ns、
?セル)、2X40R−AND (4,Ons。
5セル)、2人力XOR(2,6ns、3セル)、及び
2人力反転XOR(3,3ns、3セル)を組込める。
3人力XOR(4,7ns、5セル)でも5ステージの
遅延でパリティを予測できるが、遅延が長過ぎるのでこ
こでは使用しない(2レベルの2人力XORでさえもう
少し速い)。
32ビツト加算器のための既存のパリティ予測方式にお
いて、各レベルで計算される項を表にしたものを次に示
す。
と・    パi−イ ′ にこ9ヒW AISBis Ai’  s Bi’ 上:qヒL 旧、■’ 、Ti、 Ti″、G15Gi’ 、T(i
 Si+1)、T(i 、  i+1)’ 、 G(i
 、  i+1)、G(i 、  i+1)’丁(i 
 、  i+2)   、T(i  、  i+2)’
  、T(i 、  i+3)  、T(i %’ i
+3)” 、(G3 +T3G4″)”、G4”H3’
、G(5,6)’T(5,6)”、G(6、?)”T(
6,7)” 上こシ躬L (HOΦH2)、 A −(15Φ(G3+T3G4’
))、(T6G?’+G6’H7+G6G?) 、(T
4’+04’H3’)、(G(5,7)、+T(5、?
))  、G(5、?)’  +T(5、?))’、T
IG(2,3)’T(2,3)′  、TIG(2,3
)’G(4,5) ’ T (4,5)” 、TIG(
2,3)’G(4,5)’G(6、?)’T(6,7)
゛  、G1”G(2,3)、G1”T(2,3) G
(4,5)、GIT(2,3) T(4,5) G(6
,7)、G1’T(2,3) T(4,5)  T(6
,7)、(T6’T7+T6T7” 十G6’G7)、
G(5,7)’  、T2C(5、?)’)、G(2、
?)、G(2,7)’上こ9広し Bl−((HOΦH2) ■(T6G7°+G6’H7
+G6G?))、CI−((T4” +G4’H3”)
(G(5,7)+T(5、?))  +74 (G (
5、?)’T(5、?)’))  、D−(TIG(2
,7) ’ T (2,7)” +G’l°(G(2、
?) +T(2、?))  − (TIG(2,3) ’ T (2,3)’  +TI
G(2,3)”G(4,5) ’ T (4,5)’ 
 +TIG(2,3)’G(4,5)”G(6、?) 
’ T (6,7)l+G1”G(2,3)+G1’T
(2,3)G(4,5)+G1’T(2,3)T(4,
5)G(6,7)+G1’T(2,3)T(4,5)T
(6、?))BO−((10■12)■(T6’T7+
T6T7’  +G6’G7))、C0−(((T4’
+G4”H3’))’°(G(5、?)+T4G(5,
7)’)、DI−(TIG(2,7)” +01’G(
2,7))士!ソ訟L (AΦBl) 、(AΦBO) 、(C1Φ01) 、
(COΦDO)上≦土L   ″ E−((A ΦBl)  ■(C1ΦD1))、F−(
(AΦBO)■(CO■DO))、上よソリし PO=(Cin & E) 十(Cin’ & F)3
4ビツト加算器の噛合は次のようになる。この方式は、
各項が生成される最下位の論理レベルを含む。
A15BiSAi”、Bi” y丘止上 旧、旧’ 、Ti5Ti’ 、Gi、 Gi’ 、T(
i 、  i+1)、T(i s  i + 1)’ 
5G(iSt + 1)、’(1、、i+l)’T(i
 、i +2)  、T(t Si +2)’ 5T(
i −i+3)  、Th s  1 +3)’ 5(
G3 +73G4”)、(C7”+G8 + T8T9
)、(G6 +76G7’)、(G(8,9)+T(8
,9))、(G(8,9)+T(8,9))’、 C7
’H6°、(yT1+y’H8)、(yHO+y’T9
) 土工止L (H2ΦT4)、((G3+T4G4’)■85)、(
(G6+76G?’)■(31T1+y’H8))、(
(G(5,9)+T(5,9))(H4’  +H3)
)、G(5,9) (H4’ +H3) 、’(77’
 +G7’H6“)(G(8,9)+  T(8,9)
)、(T7’ +76C7°)(G(8,9)、T2C
(8,9)”T(8,9)’  、 T2C(8,9)
’  、 G(2,9)、yHl“G(2,3)、yH
IT(2,3) G(4,5)、yH1’T(2、3)
 T(4,5) G(6,7)、3+H1”T(2,5
) T(6、?) G(8,9)、y″H1”T(2,
5) T(6,9)、y’H9”上ニジ化L J −((H2ΦT4) ■((G3 + 73G4 
”)■H5))、K −(((G6+76G7°)■(
yT1+y’H8))■(yoo+y’T9))、 LO−((T7” +c7’n6’)G(8,9)+7
7G(8,9)’)、L1=((T7’+G7″H6’
)  (G(8,9)+T(8,9))+T7G(8,
9)’?(8,9) Ml −(yHl”G(2,9)+y旧’T(2,9)
+ 3+’H9°)、■−(yHl”G(2,9)) 上こ9訟L (J■K)、(LO■間)  、(Ll ΦMl)土工
9躬L E=((J■K) ■ (LlΦMl))、F−((J
 ■K)■ (LO■MO))、上こり口L PO=(Cin & E)  +(Cin’  & F
)封」1ン 命令に応じて上位32ビツト又は下位82ビツトが最終
結果として選択される34ビツト加算においては、32
ビツトの和に対するパリティは式(1)で与えられるが
、これは次のように変形される。
Pi−yP (m、m+7)Φy’  P (n、n+
−yP (m、n−1)ΦyP (n、m+7)■y’
  P (nSm+7)■y’  p(m+8、n+7
) −yP (mS n−1)Φy’  P (m+8、n
+7)■P (n s m + 7 )=yP (m、
m+1)Φy’  P (m+8、m+9)ΦP (m
+2、m+7) 奇数パリティの場合は、 pi’ −(yP (砧、m+ 1 ) ’■y’ P
 (m+8、m+9)ΦP (m+2、m+7)バイト
SOの場合、i ”” Os m ” 0であるから次
のようになる。
(G、 1 ) PO’ = (yP (0,1))■ y’P(8,9)■P(2,7) 付録Bで述べた2ビツト・グループに対するパリティ予
測を利用し、ビットiへの桁上げをC1n1とすると、
次式が得られる。
(yP (0,1))’ = (y (Tl■HOΦH1”  C1n1))’−
(yT1ΦyHOΦyH1’  C1n1)’−(y’
 +T1’ )ΦyHOΦ yH1’  C1n1 y’  P (8,9) =7’ T9■y’  88(i)y’ )19’  
C1n9従って、 (G、2)   (yP(0、l))’■y’P(8,
9)=(y’  +TI’)Φ y’T9ΦyHo■y’H8 ΦyH1’cinl■ y’H9’cin9 ここで、 (a)  = (y’  +TI’)ΦV’T9− y
’T9 ’  +T1″T9’+yT1′(b)  =
yHOΦy’H8−yHO+ y’H8とすると、式(
G、2)は次のようになる。
(G、3)   (yP(0,1))’■y’P(8,
9)−(ytto+y’H8)■ (y’T9’ +TI’T9’ + yT1’)ΦyH1’cinl■ y’H9’C1n9 ここで、 K=(a)■(b) −(y’T9”+TI’T9”+yT1’)(HOo 
+y゛)(08°+ y) +(y + 79) (T
I + T9) (y”+TI)(yHO+y’H8) =(y’T9°+TI’T9’ +yT1’)(HO’
H8°+yHo’ +y’H&’) + (31T1 +f9) <y’ +TI) (31
HO+y’H8)−y’T9’H8’ +TI’T9’
HO’H8’ +yT1’IO’+ (yT1+y’T
9+TIT9) (yHO+y’H8)(G、3.a)
  K−y’T9’T8’ +TI’T9’IO’H8
’ +yT1’IO’十y”T9FI8+シT11’I
O であるから、結局次式が成立する。
(G、3) −>  (yP(0、1))’$ y’P
(8,9)=にΦyH1’cinl■ y’H9’cin9 式(8,18)で表わされる3ビツト・グループに対す
るパリティを用いると、P(2、?)は次のようになる
P(2、?)−P(2,4)ΦF(5,7)−15ΦT
7Φ(G6 + 76G?’ )■C1n7(H6+H
7°)ΦH2■T4■(G3 + T3G4°)■C1
n4 (H3+H4’) (G、4) P(2,7)−[5■T7■(G6 + 76G7″)
′■C1n7(86+′F47’)ΦH2■T4■ (
G3+T3G4’ ) ’  ΦC1n4 (H3+H
4’)しかし、 T7e(G6 +T6G7’)’ −T7°(T6’ 
+G6’G7)十T7 (T6+T6G?’) 一76’77″+T7G6 + T6H7T4■(G3
 +T3G4°)゛ 麓T3’T4’ +T4G3+T
3H4であるから、 (G、4) −> P(2,7) −H2■H5Φ(T6’T7’ 十T7G6+T6H7
)(+) (T3’ T4°+T4G3+T3114)
 eCin7 (ff6+H7’)ΦC1n4(H3+
H4’)そして、 (G、5) PO−にΦH2■H5■(T6’T7’ +T7G6+
T6H7)■(T3’T4’ +T4G3+T3H4)
ΦYH1’C3nlΦy’H9’cin9 ΦC1n7(II6+H7’)ΦC1n4(H3+H4
’)となるが、 M= C1n7(H6+H7’)■(T6’T7°+ 
T7G6 + TeO2)= (Cin7’ + (H
6’H7) (T6’T7°+ T7G6 + T61
17)+ C1n7(H6+I(7’)(T6 +T7
)(77’  十G6’)(丁6’+H7”)    
ゝ =(T6’??’  +H7G6+C1n7)Cin7
°+H7G6十〇in?(H6+H7’)(T6T7’
+T6G6’  十T7G6’)(T6’ −1−H7
”) =(T6’??’  +T7G6+T6H75Cin7
’+H7G6+C1n7H7’  (↑6T7’+T6
G6’  +T7G6’)=(T6’T7’  +T7
G6+T6B?)Cin7’+H7G6+C1n7(T
6T7’ +T6G6’T7’ +T6G6’G7  
+G7G6”) −(T6’T7’  +T7G6+T6H7)Cin7
’ +H7G6+C1n7(G6’G7+T6T7’)
−(T6’T7’  +T7G6+T6B?)(T(8
,9)’G(8,9)。
+G(8,9)’C1n9’) 十〇7G6+(G(8
,9)十T(8,9)Cin9)  (G6’G7+T
6T7’)であるから、POは次のようになる。
PO−K(i)12015%) (73’T4’+T4
G3+T3H4) e阿■yH1’cinlΦy’H9
’cin9ΦC1n4 (H3+H4°) 上式において、 C1n1= G(2,9)+T(2,9)Cin9Ci
n4= G(5,9)+T(5,9)Cin9であるか
ら、式(G、5)は次のようになる。
(G、6) PO=にΦH2Φ■5Φ(T3’T4″+T4G3 +
 TaB2)■H■yH1” (G(2,9)+T(2
,9)Cin9)ΦV’H9”C1n9Φ(G(5,9
)+T(5,9)Cin9) Cin9=1の場合は、 (G、5.a) M(C−1) −T6’T7°W’ +T7G6W’ 
+T6H7W’ +H7G6+WG6’G7+WT6T
7’ 上式において、稠及び−°は次の通りである。
葬=(G(8,9)+1(8,9)) −C8+ T8G9 + T8T9 ±G8 + T8T9 W’−(G(8,9)+T(8,9))’−G(8,9
) ’ T (8,9)゛宵T8°+G8“T9’ 従って、式(G、6)は次のようになる。
(G、7) PO(C−1) −にΦH2■■6■(T3’T4°+ T4G3 + 
TaB2)0M(C■1) ΦyH1”(G(2,9)+T(2,9))■y’H9
“Φ(G(5,9)+T(5,9))(H3十H49) Cin9=Oの場合は、 (G、7.a) M(C−0) −T6’T7”G(8,9)’ 十t7
c6c(13,9)+T6H7G(8,9)” H7G6+G(8,9)G6’G7 + G(8,9)
T6T7’ 従って、式(G、6)は次のようになる。
(G、8) PO(C−0) −K ΦH2■H5■ (T3’T4’ 十T4G3十
丁3H4)0M (C−0”)■y■1’(G(2,9
)■(G(5,9) (H3+H4°) かくして、バイトSOに対するパリティは次式%式% 式(G、 9 )は2Xl)AND−OR(AO)?レ
イ又はその等価回路で実現することができる。
もし3×4のAOアレイ又はその等価回路が使用可能で
あれば、PO(C=1)及びPO(C−0)を計算する
代りに、これらのパスを次のように2つに分けることが
できる。
PO(C−1)=PaOΦpb。
PO(C=O)−PcOΦPdO 上式において、 (G、9.a)  Pa0−にΦH2ΦH5Φ9’li
9’ΦM (c−1)(G、9.b)  Pa0=(T
3’T4°+ T4G3 + TaB2)ΦyH1”(
G(2,9)+T(2,9))■(G(5,9)+T(
5,9))(H3+H4”)(G、9.c)  Pc 
= K$H2■H5Φ?1 (C−0)(G、9.d)
  Pd −(T3°T4 ’ + T4G3 + T
aB2)■yo1”G(2,9)■ G(5,9) ) (H3+ 14”)であるから、式
CG、9)は次のようになる。
(G、10) PO=(PaOΦPb0)Cin9+ (PcO■Pd
0)Cin9’m Pa0PbOCLn9 +Pa0P
bO’C1n9+ Pct’ Pd0Cin9’ + 
Pc0PdO’ C1n9’SOに対する偶数パリティ
は次のようになる。
PeO−PO’ −(PO(C−1)Cin9+PO(
C−0)ein9’)’ =(PO(C−1)’ +C1n9”)(PO(C=O
)’ +C1n9) (0,11) PeO−PO(C=1)’ PO(C−0)’ 十PO
(C=1)”C1n9 +PO(C=O)’C1n9’
もしASB及びCがプール値をとれば、AC+AB+B
’C瀉AB+B’C が成立するから、式(G、11)は次のようになる。
(G、12) PeO=PO(C−1)’C1n9 +PO(C=O)
’Ctn9’(PaO$Pb0) ’ C1n9 +(
PcOΦPd0)’C1n9’ = Pad’ PbO’ C1n9 + Pa0PbO
CLn9 +PcO”PdO’C1n9+Pc0PdO
Cin9’
【図面の簡単な説明】
第1図は本発明に従うパリティ予測システムを示すブロ
ック図。 第2図は本発明を使用し得るCPUの構成を示すブロッ
ク図。 第3図はシフト式加算器の構成を示すブロック図。 第4図は演算結果の選択を示すブロック図。 第5図及び第6図は結果ビットのグループ分は及び桁上
げの様子を示すブロック図。 第7図はパリティ予測回路54の構成を示すブロック図
。 第8図ないし第16図は第7図の回路の各部の詳細を示
す論理回路図。 第17図ないし第20図はAND反転(A I )組合
せ論理技術で本発明を実施した例を示す論理回路図。 第2図 第る図 第15Il!1 第911 第12図 2:E 第17図 11118図から 第20−へ 第19Aa 第18図から 1112011八 I!119BIIl

Claims (1)

  1. 【特許請求の範囲】 2つのオペランドを受取つて演算結果を出力する加算器
    と、 選択信号に応答して前記演算結果の一部を最終結果とし
    て選択する選択手段と、 前記2つのオペランド及び前記選択信号に応答して前記
    最終結果に対する予測パリテイを生成するパリテイ予測
    回路と、 を具備する加算器のためのパリテイ予測システム。
JP1078726A 1988-04-25 1989-03-31 加算器のためのパリティチェック装置 Expired - Lifetime JPH07120291B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/185,759 US4924424A (en) 1988-04-25 1988-04-25 Parity prediction for binary adders with selection
US185759 1988-04-25

Publications (2)

Publication Number Publication Date
JPH01286047A true JPH01286047A (ja) 1989-11-17
JPH07120291B2 JPH07120291B2 (ja) 1995-12-20

Family

ID=22682352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1078726A Expired - Lifetime JPH07120291B2 (ja) 1988-04-25 1989-03-31 加算器のためのパリティチェック装置

Country Status (4)

Country Link
US (1) US4924424A (ja)
EP (1) EP0339305B1 (ja)
JP (1) JPH07120291B2 (ja)
DE (1) DE68921663T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GR920100163A (el) * 1992-04-21 1993-12-30 Koloni Sofia & Sia E E Τεχνικές κατασκευές αυτοεπαλη?ευομένων μονάδων εκτέλεσης αρι?μητικών πράξεων & μονάδων επεξεργασίας δεδομένων βασιζόμενες σε κώδικες διπλής γραμμής & κώδικες άρτιας ή περιττής ισοτιμίας.
US6332173B2 (en) * 1998-10-31 2001-12-18 Advanced Micro Devices, Inc. UART automatic parity support for frames with address bits
DE102009051500B4 (de) 2009-10-30 2015-03-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Arithmetik-Logik-Einheit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042497A (ja) * 1974-10-10 1985-03-06 ヘンケル・コマンデイトゲゼルシヤフト・アウフ・アクテイ−ン 珪酸塩の安定な懸濁体及びその用途
JPS61187038A (ja) * 1985-02-15 1986-08-20 Agency Of Ind Science & Technol 加算回路
JPS62219164A (ja) * 1986-03-20 1987-09-26 Fujitsu Ltd 高速投影算出回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2056229A5 (ja) * 1969-07-31 1971-05-14 Ibm
US3911261A (en) * 1974-09-09 1975-10-07 Ibm Parity prediction and checking network
US3925647A (en) * 1974-09-30 1975-12-09 Honeywell Inf Systems Parity predicting and checking logic for carry look-ahead binary adder
US4079457A (en) * 1977-01-03 1978-03-14 Honeywell Information Systems Inc. Current mode binary/BCD arithmetic logic unit with parity
US4224680A (en) * 1978-06-05 1980-09-23 Fujitsu Limited Parity prediction circuit for adder/counter
DE3671554D1 (de) * 1985-01-25 1990-06-28 Siemens Ag Schaltungsanordnung zur funktionsueberwachung eines arithmetische operationen ausfuehrenden rechenwerkes anhand von paritaetsbits.
EP0267499B1 (de) * 1986-10-31 1991-07-24 Siemens Nixdorf Informationssysteme Aktiengesellschaft Verfahren zur Paritätsbitermittlung und zur Überwachung der Übertragung beim Datenschieben sowie Schaltungsanordnung zur Durchführung der Verfahren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042497A (ja) * 1974-10-10 1985-03-06 ヘンケル・コマンデイトゲゼルシヤフト・アウフ・アクテイ−ン 珪酸塩の安定な懸濁体及びその用途
JPS61187038A (ja) * 1985-02-15 1986-08-20 Agency Of Ind Science & Technol 加算回路
JPS62219164A (ja) * 1986-03-20 1987-09-26 Fujitsu Ltd 高速投影算出回路

Also Published As

Publication number Publication date
US4924424A (en) 1990-05-08
JPH07120291B2 (ja) 1995-12-20
EP0339305A2 (en) 1989-11-02
EP0339305B1 (en) 1995-03-15
DE68921663T2 (de) 1995-10-05
EP0339305A3 (en) 1991-07-03
DE68921663D1 (de) 1995-04-20

Similar Documents

Publication Publication Date Title
US4525797A (en) N-bit carry select adder circuit having only one full adder per bit
US4953115A (en) Absolute value calculating circuit having a single adder
JPH0479013B2 (ja)
US4556948A (en) Multiplier speed improvement by skipping carry save adders
JP3813127B2 (ja) 3つのゲートのクリティカル・パスを有するワイド加算器
US3986015A (en) Arithmetic unit for use in a digital data processor and having an improved system for parity check bit generation and error detection
JPH064271A (ja) 乗算器
JPH0545982B2 (ja)
JPH0619685A (ja) 並列乗算回路
JPS5948421B2 (ja) パリティ予測回路
JPH01286047A (ja) 加算器のためのパリテイ予測システム
JPS6227412B2 (ja)
US5506800A (en) Self-checking complementary adder unit
JPH0552530B2 (ja)
JP3412878B2 (ja) 不等桁上げ方式(varied carry scheme)を用いた高速加算器とそれに関連する方法
JPH09231055A (ja) 論理演算回路及びキャリールックアヘッド加算器
JPS61109141A (ja) 2進増分器
JPH0454256B2 (ja)
JPH09222991A (ja) 加算方法および加算器
JPH0464091B2 (ja)
JPH0370416B2 (ja)
EP0334768B1 (en) Logic circuit having carry select adders
JPS5957343A (ja) 加算回路
US4958353A (en) Device for calculating the parity bits of a sum of two numbers
US5689451A (en) Device for calculating parity bits associated with a sum of two numbers