JPS62194550A - スレ−ブ・プロセツサのエミユレ−タ - Google Patents

スレ−ブ・プロセツサのエミユレ−タ

Info

Publication number
JPS62194550A
JPS62194550A JP61037003A JP3700386A JPS62194550A JP S62194550 A JPS62194550 A JP S62194550A JP 61037003 A JP61037003 A JP 61037003A JP 3700386 A JP3700386 A JP 3700386A JP S62194550 A JPS62194550 A JP S62194550A
Authority
JP
Japan
Prior art keywords
processor
slave
emulator
supervisor
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61037003A
Other languages
English (en)
Other versions
JPH0795287B2 (ja
Inventor
Mamoru Yura
由良 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61037003A priority Critical patent/JPH0795287B2/ja
Publication of JPS62194550A publication Critical patent/JPS62194550A/ja
Publication of JPH0795287B2 publication Critical patent/JPH0795287B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスレーブ・プロセッサのエミュレータに関し、
特にスレーブ・マイクロプロセッサのエミュレータに関
する。
〔従来の技術〕
マルチプロセッサ・システムの一つにマスク・ブ凸セッ
サとスレーブ・プロセッサとを用いたマスク・スレーブ
・プロセッサ・システムがある。
このようなシステムにおいて、スレーブ・プロセッサは
必ずマスク・プロセッサと共に用いられ、マスク・プロ
セッサから種々のコマンドやデータを与えることにより
処理を行ない、その処理の結果をマスク・プロセッサへ
出力するという動作を行なう場合が多い。
この様なスレーブ・プロセッサを用いたシステムの開発
では、開発の初期の段階ではマスク・プロセッサのハー
ドウェアやラフl−ウェアができ上がっていない場合が
多く、マスクプロセッサとスレーブ・プロセッサのデー
タの交信の部分やマスク プロセッサからの割込みの処
理のプログラムのデバッグが困難であり、マスタ・ブロ
モ・ソゲのハードウェアとソフトウェアが出来上がらな
いとデバッグ作業の効率が著しく低かった。
またマスク・10セツザとスレーブ・プロセッサのデー
タのやりとりの部分のデバッグ作業はマスク・ブロモ・
ソゲのエミュレータとスレーブ・プロセッサのエミュレ
ータの2つのエミュレータを用いて行なう必要があり両
方のプロセッサのエミュレータにおいて同期をとること
が必要でデバッグの作業の効率を悪くしていた。
〔発明が解決しようとする問題点〕
前述の従来のスレーブ・プロセッサのエミュレータでは
マスク・プロセッサとの交信をする部分のデバッグ作業
としてはスレーブ・ブロモ・・ノサを一時停止させた状
態において、マスク・プロセッサからの入力バッファに
書込み再びスレーブ・プロセッサを動作させてデバッグ
を行なうために、リアルタイムでデバ・ソゲできないと
いう欠点があった。またマスク・プロセッサからデータ
が連続的に与えられないためにデバ・フグ作業が聞けつ
的で効率が悪いという欠点があった。
本発明の目的は、リアルタイムで効率よくデパック可能
なスレーブ・ブロモ・ソゲのエミュレータを提供するこ
とにある。
〔問題点を解決するための手段〕
本発明のスレーブ・プロセッサのエミュレータは、全体
の管理プログラムを格納したスーパバイザ・モニタ・プ
ログラム領域とスーパバイザ・ブロモ・ソゲとスレーブ
・エミュレータ・ブロモ・ソゲとを含むスレーブ・プロ
セッサのエミュレータにおいて、前記スーパバイザ・プ
ロセッサと前記スレーブ・エミュレータ・プロセッサと
の間に挿入されたインタフェースと、前記スーパバイザ
・プロセッサと前記スレーブ・エミュレータ・プロセッ
サとの間の交信を管理するプログラムを格納したスーパ
バイザ・マスタ・プログラム領域とを有するものである
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例の主要部のブロック図で2)
る。
この実施例は全体の管理プログラムを格納したスーパバ
イザ・モニタ・プログラム領域7とスーツ(バイザ・プ
ロセッサ1とスレーブ・エミュレータ・プロセッサ6と
を含むスレーブ・ブロモ・・Iすのエミュレータにおい
て、スーパバイザ・プロセッサ1とスレーブ・エミュレ
ータ・プロセッサ6との間に挿入されたインタフェース
2と、スーパバイザ・プロセッサ1とスレーブ・エミュ
レータ・ブロモ・ソゲ6との間の交信を管理するプログ
ラムを格納したスーパバイザ・マスタ・プログラム領域
8とを有するもので。bる。
すなわち、スーパバイザ・プロセッサ1はエミュレータ
の全体を管理するモードとマスタ・ブロモ・ソゲ・モー
ドを持つ、マスク・プロセッサ・モードとはスーパバイ
ザ ブロモ・リサ1がエミュレ−)−されるスレーブ・
エミュレータ・ブロモ・ソゲ6のマスク・ブロモ・ソゲ
になるモードである。
通常スーパバイザ・プロセッサはエミュレータ全体を管
理するモード、すなわちモニタ・モードをらち、このモ
ードではスレーブ・エミュレータ・プロセッサの制御や
レージスタの読出し、変更、エミュレーション・メモリ
5の読出し変更及びマンマシン・インタフェースの管理
等を行なう。ターゲット・システムつまりマスク・プロ
セッサが完成している場合や通常のデバッグを行なう際
はモニタ・モードでスーパバイザ・モニタ・プログラム
を実行する。一方マスク・プロセッサ・モードでは、あ
らかじめスレーブ・エミュレータ・プロセッサ6とのイ
ンタフェースをメモリマツプらしくはI10マツプの任
意のところに設け、スーパバイザ・モニタ・プログラム
領域とは別のスーパバイザ・マスタ・プログラム領域8
に前記スレーブ・プロセッサ6とのやりとりを行なうブ
ロクラムを行なうプログラムを書込む(以下マスク・モ
ードという)。
スレーブ・エミュレータ・プロセッサ6とのインタフェ
ース2は通常データ・バスやスーパバイザ・プロセッサ
1からスレーブ・エミュレータ・ブロモ・ソゲ6/\の
割込みラインやその応答信号ラインで構成すれば足りる
。またマスタ・ブロモ・ソゲよりシリアル・ボートにて
制御されるシリアル入出力型のスレーブ・プロセッサの
エミュレータの場合はパラレル・シリアル変換回路をイ
ンタフェースに設c1ればよい。
スーパバイザ・マスタ・プログラム領域8に書込まれた
プログラムはインタフェース2を通してスレーブ エミ
ュレータ・プロセッサ6と交信を行なう。あらかじめモ
ニタ・モードにおいて、ブレーク・ポインタ4に、交信
の情報によりブレークできる様にブレーク・ポイントを
設定しておき、スーパバイザ・マスタ・プログラムとエ
ミュレーション・メモリ5に格納されているスレーブ・
エミュレータ・プロセッサ6のプログラムであるエミュ
レーション・プログラムの実行を開始し、そのマスタ 
ブロモ・ソゲとしてのスーパバイザ・ブロモ・・lす1
とスレーブ・エミュレータ・プロセッサ(5の交信状態
をリアルタイム・トレーサ3に記憶する。ブレーク・ポ
インタ4にあらかじめ設定ヒなブレーク ポイン・l−
に達するとスレーブ・エミュレータ・ブロモ・・lす6
のエミュレーションを停止し、モニタ・モー1−’にf
’Z dmし、リアルタイム・l・レーザ3に記憶され
た内容を読出すことかできる。
なお、スーパバイザ プロセッサやスレーブプロセッサ
としてはマイクロブロモ・ソゲを用いれば、スレーブ・
マイクロブロモ・ソゲのエミュレータを構成できるのは
当然である。
〔発明の効果]1 以上説明したように本発明は、スレーブ ブロモ・ソゲ
のエミュレータの中にスーパバイザ・マスタ・プログラ
ム領域を設りてスーパバイザ プロセッサにマスタ・ブ
ロモ・ソゲとしての機能をもたせることにより、システ
ムの開発段階でターゲラ1−・システムとしてのマスク
・プロセッサがない場合にもデバ・フグ作業を行なうこ
とができる。スレーブ・ブロモ・ソゲとマスク・プロセ
ッサを同一のエミュレータ上に実装するわけであるから
マスタ・ブロモ・・lすとスレーブ・プロセサのコマン
ドやデータの交信とスレーブ・プロセッサの動きを同期
して観測することができ、デバッグ効率を大幅に上げる
ことができる効果がある。また、マスク・プロセッサは
スーパバイザ・プロセッサと同一のらのを使用するので
、構成がそれほど複雑にならず製造コストが割安になる
という効果もある6
【図面の簡単な説明】
第1図は本発明の一実施例の主要部のブロック図である
。 1・・・スーパバイザ・ブロモ・ソゲ、2・・・インタ
フェース、3・・・リアルタイム・1ヘレーサ、ll・
・・ブレーク・ポインタ、5・・・エミュレション・、
メモリ、6・・・スレーブ・エミュレータ・プロセッサ
、7・・・スーパバイザ モニタ・プログラム領域、8
・・・スーパバイザ・マスタ・プログラム領域、9・・
・スーパバイザ・アドレス・データバス、

Claims (1)

    【特許請求の範囲】
  1. 全体の管理プログラムを格納したスーパバイザ・モニタ
    ・プログラム領域とスーパバイザ・プロセッサとスレー
    ブ・エミュレータ・プロセッサとを含むスレーブ・プロ
    セッサのエミュレータにおいて、前記スーパバイザ・プ
    ロセッサと前記スレーブ・エミュレータ・プロセッサと
    の間に挿入されたインタフェースと、前記スーパバイザ
    ・プロセッサと前記スレーブ・エミュレータ・プロセッ
    サとの間の交信を管理するプログラムを格納したスーパ
    バイザ・マスタ・プログラム領域とを有することを特徴
    とするスレーブ・プロセッサのエミュレータ。
JP61037003A 1986-02-20 1986-02-20 スレ−ブ・プロセツサのエミユレ−タ Expired - Lifetime JPH0795287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61037003A JPH0795287B2 (ja) 1986-02-20 1986-02-20 スレ−ブ・プロセツサのエミユレ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61037003A JPH0795287B2 (ja) 1986-02-20 1986-02-20 スレ−ブ・プロセツサのエミユレ−タ

Publications (2)

Publication Number Publication Date
JPS62194550A true JPS62194550A (ja) 1987-08-27
JPH0795287B2 JPH0795287B2 (ja) 1995-10-11

Family

ID=12485528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61037003A Expired - Lifetime JPH0795287B2 (ja) 1986-02-20 1986-02-20 スレ−ブ・プロセツサのエミユレ−タ

Country Status (1)

Country Link
JP (1) JPH0795287B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53145535A (en) * 1977-05-25 1978-12-18 Toshiba Corp Universal interface
JPS5597627A (en) * 1979-01-18 1980-07-25 Sumitomo Electric Ind Ltd On-line terminal control unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53145535A (en) * 1977-05-25 1978-12-18 Toshiba Corp Universal interface
JPS5597627A (en) * 1979-01-18 1980-07-25 Sumitomo Electric Ind Ltd On-line terminal control unit

Also Published As

Publication number Publication date
JPH0795287B2 (ja) 1995-10-11

Similar Documents

Publication Publication Date Title
JPS62194550A (ja) スレ−ブ・プロセツサのエミユレ−タ
Piattelli et al. TERESA: a modular multiprocess software architecture for experimental nuclear data handling
JP2575025B2 (ja) インサ−キット・エミュレ−タ
JPS62168497A (ja) 交換処理プログラムにおけるデ−タベ−ス処理方式
JPS6225334A (ja) 命令処理方式
JPH0283749A (ja) マイクロプロセッサの内部割込み制御方式
JPS609294B2 (ja) 電子計算機におけるトレ−ス方式
JP2657947B2 (ja) データ処理装置
JPH04262429A (ja) インサーキットエミュレータ
JPH01233628A (ja) メモリアドレス変換制御回路
JPH02211573A (ja) ホスト・ターゲットマシンシステム
JPH03252856A (ja) プログラムの処理方式
JPS62293365A (ja) デ−タ転送方式
JPH05342171A (ja) 共有記憶通信方式
JPS62217326A (ja) 複数os格納切替可能コンピユ−タ
JPH0371307A (ja) インテリジェントi/oモジュール
JPS62256136A (ja) マイクロプロセツサ制御型情報処理装置
JPH02109146A (ja) プログラムデバツグ装置
JPS62166444A (ja) プログラムデバツグ装置
JPS63104148A (ja) マイクロコンピユ−タ装置の開発装置
JPS6125248A (ja) ベ−スレジスタ専用ア−キテクチヤ
JPS6345643A (ja) インサ−キツトエミユレ−タ
JPH04288634A (ja) ワンチップマイクロコンピュータ
JPH05204710A (ja) イベントトレース装置
JPH0477883A (ja) シングルチップマイクロコンピュータ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term