JPS6125248A - ベ−スレジスタ専用ア−キテクチヤ - Google Patents
ベ−スレジスタ専用ア−キテクチヤInfo
- Publication number
- JPS6125248A JPS6125248A JP14423884A JP14423884A JPS6125248A JP S6125248 A JPS6125248 A JP S6125248A JP 14423884 A JP14423884 A JP 14423884A JP 14423884 A JP14423884 A JP 14423884A JP S6125248 A JPS6125248 A JP S6125248A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- registers
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、一般の計算機システム構成に係わり、特にデ
ータと基本となるアドレスの設定の容易さに好適なベー
スレジスタの専用アーキテクチャに関する。
ータと基本となるアドレスの設定の容易さに好適なベー
スレジスタの専用アーキテクチャに関する。
従来の計算機システムにおけるレジスタのアーキテクチ
ャは、例えば、アセンブラプログラミング入門、金山裕
著、昭和５１年近代科学社発行の文献に記述されている
如く、データ及びアドレスの２つの情報を同一のレジス
タに設定していたためアドレスとして使用していたレジ
スタにデータが設定されるとなると、一旦、メモリにレ
ジスタの内容を待避し、その後、当該アドレスを使用す
る場合は、上記メモリからレジスタにアドレス内容を復
帰させる手順が必要であった。このため、ソフトウェア
の開発に負。
ャは、例えば、アセンブラプログラミング入門、金山裕
著、昭和５１年近代科学社発行の文献に記述されている
如く、データ及びアドレスの２つの情報を同一のレジス
タに設定していたためアドレスとして使用していたレジ
スタにデータが設定されるとなると、一旦、メモリにレ
ジスタの内容を待避し、その後、当該アドレスを使用す
る場合は、上記メモリからレジスタにアドレス内容を復
帰させる手順が必要であった。このため、ソフトウェア
の開発に負。
担がかかる欠点があった。
〔発明の目的〕。
本発明の目的は、データ及び基本となるアドレスをデー
タレジスタとベースレジスタの２種類の専用レジスタを
設けること忙よるベースレジスタ専用アーキテクチャを
提供することＫある。
タレジスタとベースレジスタの２種類の専用レジスタを
設けること忙よるベースレジスタ専用アーキテクチャを
提供することＫある。
データと基本となるアドレスを共有して使用していたレ
ジスタアーキテクチャからなる計算機システムにおいて
は、ソフトウェアの開発に当り、レジスタの内容の待避
と復帰を開発者が常に意識してプログラムを作成する必
要があるのでレジスタの動作を理解して開発することが
。
ジスタアーキテクチャからなる計算機システムにおいて
は、ソフトウェアの開発に当り、レジスタの内容の待避
と復帰を開発者が常に意識してプログラムを作成する必
要があるのでレジスタの動作を理解して開発することが
。
必須であった。本発明によるベースレジスタ専用アーキ
テクチャの特徴は、データレジスタとベースレジスタの
２種類のレジスタをそれぞれデータと７ドーレスに専用
に使用するため、ソフトウェア作成者はレジスタの動作
を意識することなくプログラムを作成できるので、ソフ
トウェア開発の負荷軽減が計られることｋある。
テクチャの特徴は、データレジスタとベースレジスタの
２種類のレジスタをそれぞれデータと７ドーレスに専用
に使用するため、ソフトウェア作成者はレジスタの動作
を意識することなくプログラムを作成できるので、ソフ
トウェア開発の負荷軽減が計られることｋある。
以下、本発明の一実施例を第１図により説明”するＯ
第１図において、１は演算装置、２はデータレジスタ、
３はベースレジスタ、４はインストラクシ胃ンレジスタ
、５はプログラムカウンタ１６はメモリアドレスレジス
タ、７は主記憶装置８はメモリ読出しレジスタ、９はメ
モリ書込みレジスタ、１０は入力デバイス、１１は出力
デノくイス、１２はバスラインを示す。
３はベースレジスタ、４はインストラクシ胃ンレジスタ
、５はプログラムカウンタ１６はメモリアドレスレジス
タ、７は主記憶装置８はメモリ読出しレジスタ、９はメ
モリ書込みレジスタ、１０は入力デバイス、１１は出力
デノくイス、１２はバスラインを示す。
プログラムカウンタ５に設定されたアドレスの主記憶装
置７の命令力１イ／スト２クシ璽ンレジスタに設定され
る。この命令を展開することにより、データレジスタ２
へのデータの設定か°、ベースレジスタ５へのアドレス
の設定か判断され、各々の設定が行なわれる。
置７の命令力１イ／スト２クシ璽ンレジスタに設定され
る。この命令を展開することにより、データレジスタ２
へのデータの設定か°、ベースレジスタ５へのアドレス
の設定か判断され、各々の設定が行なわれる。
さらに、ベースレジスタに設定されるアドレスは基本と
なるアドレスなので、命令の展開により、実際に参照し
たいアドレスがメモリアドレスレジスタ６に設定され、
データレジスタ２から主記憶装置７へのデータの設定、
又は主記憶装置７からデータレジスタ２への設定が行な
′われる。
なるアドレスなので、命令の展開により、実際に参照し
たいアドレスがメモリアドレスレジスタ６に設定され、
データレジスタ２から主記憶装置７へのデータの設定、
又は主記憶装置７からデータレジスタ２への設定が行な
′われる。
本実施例によればデータレジスタにはデータ、ベースレ
ジスタにはアドレスのみの設定により専用化され、従来
のようにデータとアドレスを共有のレジスタを用いたた
めの負担が軽減されるといった効果がある。
ジスタにはアドレスのみの設定により専用化され、従来
のようにデータとアドレスを共有のレジスタを用いたた
めの負担が軽減されるといった効果がある。
〔発明の効果〕 ′
本発明によれば、データとアドレスをデータレジスタと
ベースレジスタにそれぞれ専有使用。
ベースレジスタにそれぞれ専有使用。
できるので、ソフトウェア開発においてデータとアドレ
スを共有に使用することｋよるレジスタの待避復帰等制
御のためのわずられしさを軽減する効果がある。
スを共有に使用することｋよるレジスタの待避復帰等制
御のためのわずられしさを軽減する効果がある。
ま・た、本発１５１１よる他の効果は、バスラインをデ
ータ用バスとアドレス用バスとに専有化しＩＬ独立に処
理することができ名ので、計算機の処理能力が向上する
点である。
ータ用バスとアドレス用バスとに専有化しＩＬ独立に処
理することができ名ので、計算機の処理能力が向上する
点である。
第１図は本発明の一実施例のベースレジスタ専用アーキ
テクチャを用いた計算機システムの１−構成図である。 １・・・演算装置 ２・・・データレジスタ５・・・
ベースレジスタ ４・・・インストックシ宵ンレジスタ ５・・・プログラムカウンタ ６・・・メモリアドレスレジスタ ７・・・主記憶装置 ８・・・メモリ続出レジスタ ９・・・メモリ書込みレジスタ
テクチャを用いた計算機システムの１−構成図である。 １・・・演算装置 ２・・・データレジスタ５・・・
ベースレジスタ ４・・・インストックシ宵ンレジスタ ５・・・プログラムカウンタ ６・・・メモリアドレスレジスタ ７・・・主記憶装置 ８・・・メモリ続出レジスタ ９・・・メモリ書込みレジスタ
Claims (1)
- １、レジスタ、メモリ、バスライン、プログラムカウン
タ、メモリアドレスレジスタ、インストラクションレジ
スタ及び演算装置から成る計算機システムの構成におい
て、レジスタとしてベースレジスタとデータレジスタを
設け、ベースレジスタはメモリ参照の際の基本となるア
ドレスの設定専用とし、データレジスタはデータの設定
専用として使用することを特徴とするベースレジスタ専
用アーキテクチャ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14423884A JPS6125248A (ja) | 1984-07-13 | 1984-07-13 | ベ−スレジスタ専用ア−キテクチヤ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14423884A JPS6125248A (ja) | 1984-07-13 | 1984-07-13 | ベ−スレジスタ専用ア−キテクチヤ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6125248A true JPS6125248A (ja) | 1986-02-04 |
Family
ID=15357457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14423884A Pending JPS6125248A (ja) | 1984-07-13 | 1984-07-13 | ベ−スレジスタ専用ア−キテクチヤ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6125248A (ja) |
-
1984
- 1984-07-13 JP JP14423884A patent/JPS6125248A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781810A (en) | Scheme for saving and restoring register contents in a data processor | |
| US7996648B2 (en) | Coupled symbiotic operating systems | |
| JPS6125248A (ja) | ベ−スレジスタ専用ア−キテクチヤ | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| US7213127B2 (en) | System for producing addresses for a digital signal processor | |
| JP2906958B2 (ja) | ユーザプログラムロード方式 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPS5818761A (ja) | 記憶制御方式 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
| JPH01233628A (ja) | メモリアドレス変換制御回路 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH03252856A (ja) | プログラムの処理方式 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPS6212555B2 (ja) | ||
| JPH0290228A (ja) | マイクロプロセッサ | |
| JPH0642229B2 (ja) | 情報処理装置 | |
| JPS63155338A (ja) | プログラム実行履歴記録制御方式 | |
| JPH01196639A (ja) | 情報処理装置 | |
| JPH02281349A (ja) | マイクロコンピュータ | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPS63104156A (ja) | 情報処理装置 | |
| JPH02118729A (ja) | 情報処理装置 | |
| JPS62117044A (ja) | プログラム中断方式 |