JPS6218849A - デ−タの伝送装置 - Google Patents
デ−タの伝送装置Info
- Publication number
- JPS6218849A JPS6218849A JP15967685A JP15967685A JPS6218849A JP S6218849 A JPS6218849 A JP S6218849A JP 15967685 A JP15967685 A JP 15967685A JP 15967685 A JP15967685 A JP 15967685A JP S6218849 A JPS6218849 A JP S6218849A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- input
- devices
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータを備えた装置間のデータ伝送を
行うデータの伝送装置に関するものである。
行うデータの伝送装置に関するものである。
〔従来技術］
従来、コンピュータを備えた装置間におけるデータの伝
送には、標準ディジタルバスであるＩＥＥＥ−４８８が
用いられていた。
送には、標準ディジタルバスであるＩＥＥＥ−４８８が
用いられていた。
ところが、上記のバスは、計測器向けの汎用的なもので
あり、制御信号の種類が８種類と、多種類必要であるた
め論理構成が複雑であった。このため、上記のバスを使
用する装置のコストアップを招来する等の欠点を有して
いた。
あり、制御信号の種類が８種類と、多種類必要であるた
め論理構成が複雑であった。このため、上記のバスを使
用する装置のコストアップを招来する等の欠点を有して
いた。
本発明は、上記従来の問題点を考慮してなされたもので
あって、論理構成を単純化することにより、接続される
装置間のインターフェイスが容易に構成でき、かつコス
トダウンを行うことができるデータの伝送装置の提供を
目的とするものである。
あって、論理構成を単純化することにより、接続される
装置間のインターフェイスが容易に構成でき、かつコス
トダウンを行うことができるデータの伝送装置の提供を
目的とするものである。
本発明のデータの伝送装置は、内部にコンピュータを有
する複数の装置に、バスの専有を求めるデータ送出要求
信号の入出力手段と、データの受け入れ準備の完了を知
らせるデータ受入準備信号の入出力手段と、データの送
出を知らせるデータ送出信号の入出力手段と、データの
受信を知らせるデータ受信認知信号の入出力手段を備え
、上記複数の装置の同一機能を有する入出力手段同士を
、各々同一のバスにて接続し、コストダウンを行うこと
ができるように構成したことを特徴とするものである。
する複数の装置に、バスの専有を求めるデータ送出要求
信号の入出力手段と、データの受け入れ準備の完了を知
らせるデータ受入準備信号の入出力手段と、データの送
出を知らせるデータ送出信号の入出力手段と、データの
受信を知らせるデータ受信認知信号の入出力手段を備え
、上記複数の装置の同一機能を有する入出力手段同士を
、各々同一のバスにて接続し、コストダウンを行うこと
ができるように構成したことを特徴とするものである。
（実施例〕
本発明の一実施例を第１図及び第２図に基づいて以下に
説明する。
説明する。
コンピュータの内蔵された装置１には、／ＲＥＱ信号（
データ送出要求信号）の入力ポート２ａと出力ポー１−
２ｂ、ＲＤＹ信号（データ受け入れ準備信号）の入力ポ
ート３ａと出力ポート３ｂ、／ＳＴＢ信号（データ送出
信号）の入力ポート４ａと出力ポート４ｂ及びＡＣＫ信
号（データ受信認知信号）の入力ポート５ａと出力ポー
ト５ｂが設けられている。上記４種類の制御信号の各入
力ポートには、インバータ６・・・によりインハータバ
７ファが構成されており、上記の各出力ポートはトラン
ジスタ７・・・によりオープンコレクタ出力とされてい
る。上記人カポ−１−２ａのインバータ６入力端と上記
出力ポート２ｂのトランジスタ７のコレクタとの接続部
は／ＲＥＱ入出力入出色部８ており、これと同様に、Ｒ
ＤＹ入出力部９、／ＳＴＢ入出力入出力及１０ＣＫ入出
入出工部１１けられている。また、装置１にはデータＤ
。−Ｄｌ・Ｄ２ ・Ｄ、の入力ポート１２・・・、出力
ポート１３・・・及び各入力ポート１２と出力ポート１
３の接続部となるデータ入出力部１４・・・が設けられ
ている。以上に説明した装置１は、この装置１と同様の
機能を有する装置１５と、バス１６〜２３により各々対
応する人出力部同士が接続されている。
データ送出要求信号）の入力ポート２ａと出力ポー１−
２ｂ、ＲＤＹ信号（データ受け入れ準備信号）の入力ポ
ート３ａと出力ポート３ｂ、／ＳＴＢ信号（データ送出
信号）の入力ポート４ａと出力ポート４ｂ及びＡＣＫ信
号（データ受信認知信号）の入力ポート５ａと出力ポー
ト５ｂが設けられている。上記４種類の制御信号の各入
力ポートには、インバータ６・・・によりインハータバ
７ファが構成されており、上記の各出力ポートはトラン
ジスタ７・・・によりオープンコレクタ出力とされてい
る。上記人カポ−１−２ａのインバータ６入力端と上記
出力ポート２ｂのトランジスタ７のコレクタとの接続部
は／ＲＥＱ入出力入出色部８ており、これと同様に、Ｒ
ＤＹ入出力部９、／ＳＴＢ入出力入出力及１０ＣＫ入出
入出工部１１けられている。また、装置１にはデータＤ
。−Ｄｌ・Ｄ２ ・Ｄ、の入力ポート１２・・・、出力
ポート１３・・・及び各入力ポート１２と出力ポート１
３の接続部となるデータ入出力部１４・・・が設けられ
ている。以上に説明した装置１は、この装置１と同様の
機能を有する装置１５と、バス１６〜２３により各々対
応する人出力部同士が接続されている。
上記のバス１６〜２３は複合抵抗２４と接続されており
、この複合抵抗２４により電圧を５■にプルアップされ
ている。このため、上記バス１６〜２３の電圧は通常Ｈ
ｉｇｈレベルとなっており、上記装置１・１５のいずれ
かの制御信号がＬＯＷレヘレベなればそのバスの電圧は
ＬＯＷレベルとなる。
、この複合抵抗２４により電圧を５■にプルアップされ
ている。このため、上記バス１６〜２３の電圧は通常Ｈ
ｉｇｈレベルとなっており、上記装置１・１５のいずれ
かの制御信号がＬＯＷレヘレベなればそのバスの電圧は
ＬＯＷレベルとなる。
上記の構成において、／ＲＥＱ信号はデータを送出する
装置（ここでは装置１とする）からの、バス２０〜２３
の専有を要求するリクエスト信号であり、アクティブ゛
ＬＯＷである。ＲＤＹ（言号はデータを受信する装置（
ここでは装置１５とする）からのデータ受け入れ準備完
了のレディ信号であり、アクティブＨｉｇｈである。／
ＳＴＢ信号は上記装置１からバス２０〜２３にデータを
送出したことを知らせるストローブ信号であり、アクテ
ィブＬＯＷである。ＡＣＫ信号は上記装置１５がバス２
０〜２３からデータを受け入れたことを示すアクノリッ
ジ信号であり、アクティブＨ１ｇｈである。
装置（ここでは装置１とする）からの、バス２０〜２３
の専有を要求するリクエスト信号であり、アクティブ゛
ＬＯＷである。ＲＤＹ（言号はデータを受信する装置（
ここでは装置１５とする）からのデータ受け入れ準備完
了のレディ信号であり、アクティブＨｉｇｈである。／
ＳＴＢ信号は上記装置１からバス２０〜２３にデータを
送出したことを知らせるストローブ信号であり、アクテ
ィブＬＯＷである。ＡＣＫ信号は上記装置１５がバス２
０〜２３からデータを受け入れたことを示すアクノリッ
ジ信号であり、アクティブＨ１ｇｈである。
上記装置１から上記装置１５へのデータ伝送過程を第２
図により説明すると、上記装置１からバス２０〜２３に
データが送出される際には、装置１にて／ＲＥＱ信号が
非アクティブＣであることが確認され、上記／ＲＥＱ信
号がアクティブｄにされる。装置１５では上記／ＲＥＱ
信号がアクティブｅになったことを検知すると、ＡＣＫ
信号が非アクティブｇにされる。また、上記装置１５で
はデータ受け入れ準備が完了したときにはＲＤＹ信号が
アクティブｆにされる。上記装置ｌでは上記ＲＤＹ信号
がアクティブｆかつ上記ＡＣＫ信号が非アクティブｈで
あるのを確認すると、データの送出が開始され、／ＳＴ
Ｂ信号がアクティブｊにされる。（これらの動作を応答
動作Ａとする。
図により説明すると、上記装置１からバス２０〜２３に
データが送出される際には、装置１にて／ＲＥＱ信号が
非アクティブＣであることが確認され、上記／ＲＥＱ信
号がアクティブｄにされる。装置１５では上記／ＲＥＱ
信号がアクティブｅになったことを検知すると、ＡＣＫ
信号が非アクティブｇにされる。また、上記装置１５で
はデータ受け入れ準備が完了したときにはＲＤＹ信号が
アクティブｆにされる。上記装置ｌでは上記ＲＤＹ信号
がアクティブｆかつ上記ＡＣＫ信号が非アクティブｈで
あるのを確認すると、データの送出が開始され、／ＳＴ
Ｂ信号がアクティブｊにされる。（これらの動作を応答
動作Ａとする。
）上記装置１５では、／ＳＴＢ信号がアクティブにであ
ることを確認してＲＤＹ信号を非アクティブｉとし、上
記データＤ０〜Ｄ３の読み込みが行われ、ＡＣＫ信号が
アクティブ！にされる。ここで、上記装置１５以外にも
装置１５と同様の、データを受信する装置が上記バス１
６〜２３に接続されている場合には、上記データを受信
するすべての装置が上記データの読み込みを完了し、上
記ＡＣＫ信号がアクティブ！とされた場合にのみ、バス
１９のＡＣＫ信号はアクティブｌとなる。即ち、上記装
置１からのデータの伝達は、上記デー夕を受信する装置
の処理速度に関係なく確実に行われる。上記装置１５で
は上記データの読み込みが完了され、次に送られて来る
データの読み込み準備が整えば、ＲＤＹ信号がアクティ
ブｑにされる。上記装置１ではＡＣＫ信号がアクティブ
ｍであるのを確認した後、／ＳＴＢ信号が非アクティブ
ｎにされる。上記装置１５では／ＳＴＢ信号が非アクテ
ィブ０であることを確認した後、ＡＣＫ信号を非アクテ
ィブｐにすることにより、上記装置１・１５間における
１単位のデータの送出及び読み込みが完了する。さらに
上記装置１からの送出データがある場合には、／ＲＥＱ
信号がアクティブｒに維持され、前記応答動作Ａからの
動作が繰り返される。一方、上記装置１からのデータ伝
送を終了する場合には／ＲＥＱ信号が前記非アクティブ
Ｃの状態に戻される。
ることを確認してＲＤＹ信号を非アクティブｉとし、上
記データＤ０〜Ｄ３の読み込みが行われ、ＡＣＫ信号が
アクティブ！にされる。ここで、上記装置１５以外にも
装置１５と同様の、データを受信する装置が上記バス１
６〜２３に接続されている場合には、上記データを受信
するすべての装置が上記データの読み込みを完了し、上
記ＡＣＫ信号がアクティブ！とされた場合にのみ、バス
１９のＡＣＫ信号はアクティブｌとなる。即ち、上記装
置１からのデータの伝達は、上記デー夕を受信する装置
の処理速度に関係なく確実に行われる。上記装置１５で
は上記データの読み込みが完了され、次に送られて来る
データの読み込み準備が整えば、ＲＤＹ信号がアクティ
ブｑにされる。上記装置１ではＡＣＫ信号がアクティブ
ｍであるのを確認した後、／ＳＴＢ信号が非アクティブ
ｎにされる。上記装置１５では／ＳＴＢ信号が非アクテ
ィブ０であることを確認した後、ＡＣＫ信号を非アクテ
ィブｐにすることにより、上記装置１・１５間における
１単位のデータの送出及び読み込みが完了する。さらに
上記装置１からの送出データがある場合には、／ＲＥＱ
信号がアクティブｒに維持され、前記応答動作Ａからの
動作が繰り返される。一方、上記装置１からのデータ伝
送を終了する場合には／ＲＥＱ信号が前記非アクティブ
Ｃの状態に戻される。
尚、本実施例では、バス２０〜２３から成るデータハ゛
スは３ステートの出力ポートとＴＴＬレベルの入力ポー
トが使用されており、一層回路が簡単になっている。ま
た、上記実施例では、内部にコンピュータをイ１する２
つの装置間での接続を示したが、上記の装置の数が増え
ても、上記実施例と同様にそれぞれのバスに接続するこ
とにより、それらの装置へのデータ伝送を行うことがで
きる。
スは３ステートの出力ポートとＴＴＬレベルの入力ポー
トが使用されており、一層回路が簡単になっている。ま
た、上記実施例では、内部にコンピュータをイ１する２
つの装置間での接続を示したが、上記の装置の数が増え
ても、上記実施例と同様にそれぞれのバスに接続するこ
とにより、それらの装置へのデータ伝送を行うことがで
きる。
本発明のデータの伝送装置は、以上のように、データ送
出要求信号、データ受入４！備信号、データ送出信号及
びデータ受信認知信号の４種類の制御信号によりデータ
伝送の制御を行う構成である。これにより、内部にコン
ピュータを有する＊数の装置間のデータ伝送の制御にお
ける論理構成が単純化されており、上記制御信号を伝達
するバスの数も４本と、少数にて賄うことができる。こ
れにより、接続される装置の数が増加されても、これら
の装置間のインターフェイスを容易に構成することがで
き、かつコストダウンを促すことができる等の効果を奏
する。
出要求信号、データ受入４！備信号、データ送出信号及
びデータ受信認知信号の４種類の制御信号によりデータ
伝送の制御を行う構成である。これにより、内部にコン
ピュータを有する＊数の装置間のデータ伝送の制御にお
ける論理構成が単純化されており、上記制御信号を伝達
するバスの数も４本と、少数にて賄うことができる。こ
れにより、接続される装置の数が増加されても、これら
の装置間のインターフェイスを容易に構成することがで
き、かつコストダウンを促すことができる等の効果を奏
する。
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示した各制御部の制御信号のタイムチャー１−であ
る。 １・１５は装置、２ａ・３ａ・４ａ・５ａ・１２は人力
ボート、２ｂ・３ｂ・４ｂ・５ｂは出力ポート、６はイ
ンバータ、７はトランジスタ、１６〜２３はバス、２４
は複合抵抗である。
図に示した各制御部の制御信号のタイムチャー１−であ
る。 １・１５は装置、２ａ・３ａ・４ａ・５ａ・１２は人力
ボート、２ｂ・３ｂ・４ｂ・５ｂは出力ポート、６はイ
ンバータ、７はトランジスタ、１６〜２３はバス、２４
は複合抵抗である。
Claims (1)
- 【特許請求の範囲】 １、内部にコンピュータを有する複数の装置に、バスの
専有を求めるデータ送出要求信号の入出力手段と、デー
タの受け入れ準備の完了を知らせるデータ受け入れ準備
信号の入出力手段と、データの送出を知らせるデータ送
出信号の入出力手段と、データの受信を知らせるデータ
受信認知信号の入出力手段とを備え、上記複数の装置の
同一機能を有する入出力手段同士を、各々同一のバスに
て接続したことを特徴とするデータの伝送装置。 ２、上記のバスは、所定の電圧にプルアップした特許請
求の範囲第１項記載のデータの伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15967685A JPS6218849A (ja) | 1985-07-17 | 1985-07-17 | デ−タの伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15967685A JPS6218849A (ja) | 1985-07-17 | 1985-07-17 | デ−タの伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6218849A true JPS6218849A (ja) | 1987-01-27 |
Family
ID=15698896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15967685A Pending JPS6218849A (ja) | 1985-07-17 | 1985-07-17 | デ−タの伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02197861A (ja) * | 1989-01-26 | 1990-08-06 | Fuji Xerox Co Ltd | ポップアップ表示方式 |
-
1985
- 1985-07-17 JP JP15967685A patent/JPS6218849A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02197861A (ja) * | 1989-01-26 | 1990-08-06 | Fuji Xerox Co Ltd | ポップアップ表示方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828865A (en) | Dual mode bus bridge for interfacing a host bus and a personal computer interface bus | |
| JPH07191936A (ja) | マルチプル・バス・インターフェース・アダプタ | |
| JPH0749832A (ja) | 情報処理装置 | |
| JPS6218849A (ja) | デ−タの伝送装置 | |
| US20030110338A1 (en) | Method and apparatus for emulating computer buses using point-to-point techniues | |
| JPS6218848A (ja) | デ−タの伝送装置 | |
| JP3768561B2 (ja) | 多重プロセッサシステム | |
| JPH0426903Y2 (ja) | ||
| JPS6347864A (ja) | メモリ間のデ−タ転送方法 | |
| JPS6210830Y2 (ja) | ||
| JPH01177664A (ja) | バス接続制御方式 | |
| KR0170742B1 (ko) | 엠버스를 이용한 데이터 전송 방법 | |
| KR900003590B1 (ko) | 원 보드 메모리의 듀얼 포트 제어회로 | |
| JP2739789B2 (ja) | データ送受信システム | |
| JP2563807B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPH02257352A (ja) | Ｖｍｅバスを用いた高速ローカルバス | |
| CN115658585A (zh) | 一种主从交替spi通信方法、主设备、从设备及系统 | |
| JPS599324Y2 (ja) | マルチプロセツサ装置 | |
| JP2734992B2 (ja) | 情報処理装置 | |
| JPH0113575B2 (ja) | ||
| JPS63231566A (ja) | プロセツサ間情報転送システム | |
| JPH0199154A (ja) | データ転送装置 | |
| JPH04239985A (ja) | パラレルインタフェース回路 | |
| JPH0434187B2 (ja) | ||
| JPS59218570A (ja) | コンピユ−タネツトワ−クシステム |