JPH01177664A - バス接続制御方式 - Google Patents

バス接続制御方式

Info

Publication number
JPH01177664A
JPH01177664A JP169488A JP169488A JPH01177664A JP H01177664 A JPH01177664 A JP H01177664A JP 169488 A JP169488 A JP 169488A JP 169488 A JP169488 A JP 169488A JP H01177664 A JPH01177664 A JP H01177664A
Authority
JP
Japan
Prior art keywords
bus
data
circuit
data bus
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP169488A
Other languages
English (en)
Inventor
Wataru Shimoda
下田 渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP169488A priority Critical patent/JPH01177664A/ja
Publication of JPH01177664A publication Critical patent/JPH01177664A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はバス接続制御方式に関し、特にデータ処理装置
を構成する機能回路間をバスを介して続するバス接続制
御方式に関する。
従来技術 従来、データ処理装置においては、装置を構成する各機
能回路間を接続するのに、機能回路間を1対1のデータ
バスで接続するが、あるいはデータバスを設けてこのデ
ータバスを介して機能回路間を接続するようになってい
る。
データバスを設けて機能回路間を接続する場合、設ける
デーバスを1本とする場合と複数本とする場合があるが
、いずれであっても設けたデータバスは1本が電気的に
導通した1個の固定長のバスとなっている。
データバスを介して各機能回路間を接続する従来のバス
接続制御方式では、1本のデータバスが電気的に導通し
た1個の固定長バスとなっているので、データバス上で
物理的に隣接した機能回路間のデータ転送であっても、
データバスの全てを使用することになる。従って、1本
のデータバスでは−度に1対の機能回路間のデータ転送
しか出来できず、他の機能回路間のデータ転送はその転
送が終るまで待たされるという欠点がある。まなこの欠
点を補うため複数のデータバスを設けた場合は、データ
バスと接続するためのバスを1つの機能回路から複数出
さなければならないという欠点かある。
発明の目的 そこで、本発明はかかる従来技術の問題点を解決すべく
なされたものであって、その目的とするところは、複数
の機能回路間のデータ転送を同時に行うことかでき、か
つ各機能回路とデータバスとの間の接続が単に1本のバ
スのみで可能なバス接続制御方式を提供することにある
発明の構成 本発明によれは、第1及び第2のグループに分けられた
複数の機能回路と、前記第1のグループの各機能回路に
接続された第1のバス部及び前記第2のグループの各機
能回路に接続された第2のバス部からなるバスと、前記
第1及び第2のバス部相互間の電気的継断をなすバス接
続回路とを設け、前記グループ内のみの各機能回路相互
間でのデータ授受を行うときには、前記第1及び第2の
バス部間の接続を断とし、前記グループ相互における各
機能回路間でのデータ授受を行うときには、前記第1及
び第2のバス部間の接続を行うよう、前記バス接続回路
を制御するようにしたことを特徴とするバス接続制御方
式が得られる。
実施例 次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例を示すシステムブロック図で
ある。本実施例は1個のバス接続回路1と、データバス
A2とデータバスB3の2個のデータバスと、機能回路
A4 、B5 、 C6、D7の4個の機能回路と、1
個のバス制御回路8と、第1の信号群9と、第2の信号
群10と、第3の信号群11とで構成される。
データバスA2とデータバスB3とは8ビットのデータ
バスであり、バス接続回路1を介して相互に接続制御さ
れる。機能回路A4と85とは8ビツトのデータバスに
より、データバスA2と接続されるもので、第1のグル
ープとされている。
機能図RC6とD7とは8ビツトのデータバスによりデ
ータバスBと接続されるもので、第2のグループとされ
ている。4個の機能回路は夫々独立に動作し、必要に応
じて各機能回路間でデータ転送を行うものである。
機能回路間のデータ転送は次の手順で行われる。
まず、データ転送を能動的に実施しようとする機能回路
は、バス制御回路8ヘデータパスの使用権の要求を送る
。データバスの使用権の要求は、異なる機能回路か同時
に出した場合を考慮して、優先度か予めイ」けられてい
るものとする6本例では、機能回路A4の要求を最高優
先度として、以下機能回路B5.$1能回路C6,機能
回路D7の要求の順に優先度が付されている。
機能回路はデータバスの使用権の要求と同時に、相手側
機能回路指定と相手側機能回路との間のデータ転送の方
向指定とをバス制御回路8へ送る。
= 5− バス制御回路8はデータバスの使用権の要求を受けて、
要求を出した機能回路とその機能回路からの相手側機能
回路指定とから必要とするデータバスを割り出す。
次にそのデータバスが現在使用中であるか否かを、バス
制御回路8内のデータバスの使用状態を保持する手段内
のデータから判断し、使用中でなければ要求を出しな機
能回路にバス使用権の許可を送る。またこの時、データ
バスの使用状態を新しい状態に更新する。データバスが
使用中あれば、次位の優先度のデータバスの使用権の要
求について、同じ処置を行う。
データバスA2とデータバスB3との使用権の要求に対
してバス使用権を許可する場合、バス接続回路1へ送る
データバス間の接続指示を発生する。この接続指示は2
ビツトからなり、ビット0は接続を示し、ビット1は方
向を示す。ビット0は、1つの機能回路からのデータバ
ス使用権の要求に対してデータバスA2とデータバスB
3との使用権を許可する場合に“1″となり、バス接続
を示す。ビット1は、データバスA2とデータバスB3
とをバス接続回路1で接続する場合の方向を示す。
すなわち、データバスA2から83にデータを転送する
場合ビット1を′0′″とし、データバスB3からデー
タバスA2ヘデータを転送する場合ビット1を°°1′
″とする。この判断は、データバス使用権の要求を出し
た機能回路からバス制御回路8へ送るデータ転送の方向
指定と、要求を出した機能回路指定と、相手側機能回路
指定とから行う。接続指示のビット0が“0″のとき、
データバスA2とデータバスB3の間は切断状態となる
従って、データバスA2に接続されている機能回路A4
とB5との間のデータ転送と、データバスB3に接続さ
れている機能回路C6とB7との間のデータ転送とを同
時に行うことが出来る。
バス使用権の許可を受けた機能回路はデータバスを確保
したので相手側機能回路との間でデータ転送を開始する
。データ転送か完了したら、許可を受けた機能回路はバ
ス制御回路8ヘバス使用権の終了を伝達する。バス制御
回路8はバス使用権の終了を受けて終了を送ってきた機
能回路が接続しているデータバスの使用中の状態を解除
する。
この時、接続指示のピッ1−0か1″であれは、データ
バスA2とデータバスB3の使用中の状態を解除する。
また、接続指示のビット0を“0′”にして接続指示を
初期状態に戻して一連の手順を完了する。
第2図はバス接続回路1の具体的な回路構成を示す。バ
ス接続回路1は、ノット回路111と、2個の2人カア
ンド回路121,122と、16個の3ステート出力を
持つバスドライバ131〜138 、141〜148と
により構成されている。
データバスA2と83との接続を、1ビツトについて2
個のバスドライバで行う。ビット0を例にとると、デー
タバスA2のビット0はバスドライバ131の入力とバ
スドライバ141の出力とに接続され、データバスB3
のビット0はバスドライバ131の出力とバスドライバ
141の入力に接続されている。これにより、2個のバ
スドライバの出力制御を行い、バスドライバ131とバ
スドライバ141の出力をハイインピーダンスにするこ
とでビット0間の接続を断ち、バスドライバ141の出
力のみをハイインピータンスにすることでデータバスA
2のビット0からデータバスB3のビット0への導通を
確保し、バスドライバ131の出力のみをハイインピー
タンスにすることでデータバスB3のビットOからデー
タバスA2のビット0への導通を確保する。
バスドライバの出力制御信号は、バス制御回路8から送
られて来た接続指示の2ビツトから発生する、ビット0
が0″であれば両バスドライバ131 、141の出力
をハイインピータンスとし、ビット0が°゛1”でかつ
ビット1が“0″であればバスドライバ141の出力の
みをハイインピーダンスとし、ビット0が1″でかつビ
ット1が” t ”であればバスドライバ131の出力
のみをハイインピータンスとする。
第3図及び第4図はバス制御回路8の具体的な回路構成
を示す。バス制御回路8は機能回路との間を第1の信号
群つと第2の信号群10で接続し、バス接続回路1との
間を第3の信号群11で接続している。第1の信号群9
はバス使用権の要求とバス使用権の許可とバス使用権の
終了とを伝達し、機能回路A4から機能回路D7に対応
して、要求にRQAからRQDの信号名を、許可にPH
AからPHDの信号名を、終了にEDAからEDDの信
号名を夫々付けている。
第2の信号群10は相手側機能回路指定と相手側機能回
路との間のデータ転送の方向指定とを伝達し、機能回路
A4から機能回路D7に対応して、相手@機能回路指定
にFNAからF14Dの信号名を、方向指定にSD八か
らSDDの信号名を夫々付けている。
FNAからENDの信号は夫々2ビツトで[NA3.[
NA3. FNDO,FNDlの様に各ビットを表現す
る。また2ビツトは“0″が機能回路A4を、“′1′
°が機能回路B5を、“2”が機能回路C6を、°“3
′。
が機能回路D7を夫々指定する。第3の信号群は2ビツ
トのバス接続指示を伝達し、CNの信号名を付けている
。ビットはCNOとCN1 とにより表現しており、フ
リラップフロップ871 、872の各出力である。
バス制御回路8内のデータバスの使用状態を保持する手
段(フリップフロップ) 873 、874のうち保持
しているピッ1〜には、データバスA2に対応するビッ
トにBSAの信号名を、データバスB3に対応するビッ
トにBSBの信号名を夫々付けている。
第3図はバス使用権の許可の決定手段の回路を示す。こ
の回路の論理構成を前記信号名で表わせば次の通りとな
る。
PHA=RQ八 ・ BSA  ・ FN/l。
+RQ八 ・ BSA ・ BSB  −FNAO・ 
FN八へ+RQB−BSA   、  BSB   −
FNBO・ PMA  )・PHC+RQD  −BF
冨 ・拍■ ・「1荀・丙桔、再p 、肺 第4図はデータバスの使用状態を保持する手段とデータ
バス間の接続指示を発生する手段の回路を示す。この回
路で使用する4個のフリップフロップ871〜874は
セット端子” s ”とリセット端子“′R′”とを持
つ。データバス使用状態を保持する手段の回路の論理構
成は次の通りとなる。
BSAフリ・ンブフロ・ンブのセ・ントーPHへ十PH
B +PHC−FNCO+PHD  、 FNDOBS
Aフリップフロ・ンブのリセ・ントー[Dへ十EDB十
E[lC−CNO+E[l[) −CN03Bフリップ
フロ・ンブのセット−PMA ・FN^O+PHB  
−FNBO+P14C+PHD BSBフリップ70ツブのリセット=ED^ ・CNO
十EDB  −CNO+EDC+EDDデータデー間の
接続指示を発生する手段の回路の論理構成は次の通りで
ある。
CNOフリップフロップ PHB  ・FNBO+ PHC  ・FNCO+PM
D  ・FNDOCNOフリップフロップのりセット−
EDA +EDB+EDC 十EDD CN1 フリップフロップのセット−PMA ・FN^
0・SDA +PHB 、 FNBO. SDB +P
HC ・FNCO・SDC +PHD ・FNDO・S
OD CNIフリップフロップのリセット=ED^+EDB+
EDC +EDD 以上詳述したように、データバスを第1及び第2のバス
部に分割し、また複数の機能回路を第1のバス部に接続
されるグループと第2のバス部に接続されるグループと
に分割し、これ等バス部間をバス接続回路により電気的
に継断制御するよう構成しているので、グループ内での
データ授受が各グループ単独で同時に行えることになる
データバスの分割を3以上にすれば、それに応じてグル
ープ内のデータ授受の同時処理が可能となるものである
発明の詳細 な説明したように本発明によれば、1本のデータバスを
バス接続回路を介した複数個のバス部に分割することに
より、データ転送で使用するバスの範囲を限定でき、こ
れにより1本のデータバスで複数の機能回路間のデータ
転送を同時に行うことかできるという効果がある。また
、データバスは1本であるため、データバスと接続する
機能回路は、バスとの接続に1本のバスだけを出力すれ
ばよいという効果もある。
【図面の簡単な説明】
第1図は本発明の実施例のシステムブロック図、第2図
は第1図のバス接続回路の具体例を示す回路図、第3図
及び第4図は第1図のバス制御回絡め各部の具体例を示
す回路図である。 主要部分の符号の説明 1・・・・・・バス接続回路 2、3・・・・・・データバス 4〜7・・・・・・機能回路 8・・・・・・バス制御回路

Claims (1)

    【特許請求の範囲】
  1. (1)第1及び第2のグループに分けられた複数の機能
    回路と、前記第1のグループの各機能回路に接続された
    第1のバス部及び前記第2のグループの各機能回路に接
    続された第2のバス部からなるバスと、前記第1及び第
    2のバス部相互間の電気的継断をなすバス接続回路とを
    設け、前記グループ内のみの各機能回路相互間でのデー
    タ授受を行うときには、前記第1及び第2のバス部間の
    接続を断とし、前記グループ相互における各機能回路間
    でのデータ授受を行うときには、前記第1及び第2のバ
    ス部間の接続を行うよう、前記バス接続回路を制御する
    ようにしたことを特徴とするバス接続制御方式。
JP169488A 1988-01-07 1988-01-07 バス接続制御方式 Pending JPH01177664A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP169488A JPH01177664A (ja) 1988-01-07 1988-01-07 バス接続制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP169488A JPH01177664A (ja) 1988-01-07 1988-01-07 バス接続制御方式

Publications (1)

Publication Number Publication Date
JPH01177664A true JPH01177664A (ja) 1989-07-13

Family

ID=11508638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP169488A Pending JPH01177664A (ja) 1988-01-07 1988-01-07 バス接続制御方式

Country Status (1)

Country Link
JP (1) JPH01177664A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05108553A (ja) * 1991-10-21 1993-04-30 Matsushita Electric Ind Co Ltd バス結合装置
US6434646B1 (en) 1998-04-07 2002-08-13 Nec Corporation Signal distribution system and method based on bus arrangement
JP2005258502A (ja) * 2004-03-09 2005-09-22 Hitachi Kokusai Electric Inc 情報処理ボード
US7266630B2 (en) 2002-12-16 2007-09-04 Matsushita Electric Industrial Co., Ltd. CPU contained LSI

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05108553A (ja) * 1991-10-21 1993-04-30 Matsushita Electric Ind Co Ltd バス結合装置
US6434646B1 (en) 1998-04-07 2002-08-13 Nec Corporation Signal distribution system and method based on bus arrangement
US7266630B2 (en) 2002-12-16 2007-09-04 Matsushita Electric Industrial Co., Ltd. CPU contained LSI
JP2005258502A (ja) * 2004-03-09 2005-09-22 Hitachi Kokusai Electric Inc 情報処理ボード
JP4523303B2 (ja) * 2004-03-09 2010-08-11 株式会社日立国際電気 情報処理ボード

Similar Documents

Publication Publication Date Title
US5915101A (en) Arbitration in the case of a delaying bus coupling
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
JPH0981508A (ja) 通信方法及び装置
US6175887B1 (en) Deterministic arbitration of a serial bus using arbitration addresses
US5611056A (en) Method for controlling the expansion of connections to a SCSI bus
JPH01177664A (ja) バス接続制御方式
JPH0337221B2 (ja)
US7032061B2 (en) Multimaster bus system
JP2615815B2 (ja) 優先順位制御方式
KR100331865B1 (ko) 다수의 보드간 데이터 송수신 방법
JP2737179B2 (ja) バスシステム
JP2739789B2 (ja) データ送受信システム
KR20000052625A (ko) 듀얼 클럭 시스템의 포스트 라이트 버퍼
JP2616010B2 (ja) パケットネットワーク
JPS59177629A (ja) デ−タ転送システム
JP2636003B2 (ja) データ転送制御装置
JPH0431948A (ja) 入出力制御装置
JPS6390240A (ja) バス転送制御方式
JPS6097457A (ja) バス制御方式
KR900006548B1 (ko) 병렬 데이터 공유 방법 및 그 회로
JP2758752B2 (ja) 共通バス競合調停方式
JPH04106651A (ja) システムバスの制御装置
JPH0113575B2 (ja)
JPH0658655B2 (ja) シリアルi/o方式
JPS6074848A (ja) シリアルデ−タ転送方式