KR900006548B1 - 병렬 데이터 공유 방법 및 그 회로 - Google Patents

병렬 데이터 공유 방법 및 그 회로

Info

Publication number
KR900006548B1
KR900006548B1 KR1019870014121A KR870014121A KR900006548B1 KR 900006548 B1 KR900006548 B1 KR 900006548B1 KR 1019870014121 A KR1019870014121 A KR 1019870014121A KR 870014121 A KR870014121 A KR 870014121A KR 900006548 B1 KR900006548 B1 KR 900006548B1
Authority
KR
South Korea
Prior art keywords
microcomputer
data
control signal
input
terminal
Prior art date
Application number
KR1019870014121A
Other languages
English (en)
Other versions
KR890011259A (ko
Inventor
서정훈
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870014121A priority Critical patent/KR900006548B1/ko
Publication of KR890011259A publication Critical patent/KR890011259A/ko
Application granted granted Critical
Publication of KR900006548B1 publication Critical patent/KR900006548B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Abstract

내용 없음.

Description

병렬 데이터 공유 방법 및 그 회로
제1도는 본 발명의 하드웨어적인 구성을 보인 회로도.
제2도의 (a)-(d)는 본 발명의 병렬 데이터 공유 방법을 보인 신호흐름도.
제3도의 (a)-(d)는 데이터 전송 방향에 따른 제1도의 각부출력 파형도.
본 발명은 마이크로 컴퓨터간의 병렬 데이터를 송수신함에 있어서, 저항 및 소프트웨어 기술을 이용하여 단자들을 공유항함로써 마이크로 컴퓨터의 사용 단자수를 줄일 수 있도록 한 병렬 데이터 공유 방법 및 그 회로에 관한 것이다.
현대에는 시스템이 다 기능화되고 복잡화 추세에 따라 하나의 시스템에서도 여러가지의 프로그램을 수행해야 하므로, 여러개의 마이크로 컴퓨터가 내장될 수 있고, 마이크로 컴퓨터와 마이크로컴퓨터 혹은 마이크로 컴퓨터와 주변 집적소자와의 데이터 송수신이 요구됨에 따라 마이크로 컴퓨터의 소요단자수가 점차로 늘어나는 추세에 있다.
특히 병렬 데이터 인터페이스의 경우 마이크로 컴퓨터의 단자를 많이 사용하므로 단자 부족 현상이 나타나게 되었다.
따라서 종래에는 일부 데이터 라인과 어드레스 라인을 공유하게 하고, 마이크로 컴퓨터의 데이터 단자를 입출력 공용으로 설계하게한 뒤, 데이터 수신축 마이크로 컴퓨터에서 출력하는 제어신호에 따라 수신측 마이크로 컴퓨터의 단자가 입력 혹은 출력단자로 전환되게하여 사용 단자수를 줄이면서도 병렬 데이터의 송수신이 가능하도록 하였다.
그런데 모든 신호 전송은 메인 마이크로 컴퓨터에 우선 순위를 두므로 서브 마이크로 컴퓨터에서 메인 마이크로 컴퓨터로 신호를 전송하기 위해 제어신호를 송신하고, 데이터를 출력하더라도 메인 마이크로 컴퓨터에서 다른 프로세서로 데이터를 송신하고자 하는 경우에는 메인 및 서브 마이크로 컴퓨터에서 출력된 데이타들이 서로 층돌하게 되어 신호 전송에 혼란을 일으킬 우려가 있었다.
그러므로 메인 마이크로 컴퓨터와 서브 마이크로 컴퓨터 사이의 각각의 데이터 라인에 복수개의 양방향 버퍼를 구성하여 메인 마이크로 컴퓨터의 제어를 받도록 함으로써 전술된 것과같은 데이터 충돌을 방지할수 있도록 하였다.
그러나, 이와같은 방법은 복수개의 버퍼와 그의 제어에 따른 주변회로-를 필요로 하므로 시스템의 구성이 복잡해지고, 아울러 생산비용이 많이 들게 되므로 비경제적인 문제점이 있었다.
따라서 본 발명의 목적은 3개의 프로세서, 즉 메인 및 서브마이크로 컴퓨터와 입출력 프로세서로 이루어지는 시스템에서 병렬테이터의 전송을 필요로 할 때 간단히 저항군과 소프트웨어를 이용하여 마이크로 컴퓨터간의 단자와 라인을 공유함으로써 소요단자수를 줄임은 물론, 하드웨어의 단순화를 실현하여 비용절감의 효과를 기대할 수 있도록 하는 병렬데이터 공유방법 및 그 회로를 제공하는 데 있다.
이를 위하여 본 발명은 제1마이크로 컴퓨터와 제2마이크로 컴퓨터 사이의 데이터 라인상에 저항을 직렬로 접속시켜 데이터의 충돌없이 단자 및 라인의 공유가 가능하도록 하였다.
또한 본 발명은 제1마이크로 컴퓨터가 제2마이크로 컴퓨터에서 송신한 단자 절환을 위한 제어신호의 레벨을 판별한 후, 저전위일 경우에 제2마이크로 컴퓨터와 입출력 프로세서에 제어신호를 송신하고, 단자를 출력모드로 절환하여 제2마이크로 컴퓨터 또는 입출력 프로세서에 데이터가 어드레스 신호를 송신한 후, 일정시간이 경과하면 단자를 입력모드로 절환시키는 단계와, 제2마이크로 컴퓨터가 제1마이크로 컴퓨터에서 송신한 제어신호의 레벨을 판별하여 저전위일 경우에 전송된 데이타를 수신하는 단계와, 제2마이크로컴퓨터가 제1마이크로 컴퓨터로 부터의 제어신호가 고전위일 경우에 제1마이크로 컴퓨터로 제어신호를 송신함과 동시에 단자를 출력모드로 절환하여 데이터를 송신하고, 제1마이크로 컴퓨터로 부터의 수신완료신호를 감지하게 되면 단자를 입력모드로 절환시키는 단계와,
제1마이크로 컴퓨터가 제2마이크로 컴퓨터로 부터의 제어신호와 고전위일 경우에 전송데이터를 수신하고, 제2마이크로 컴퓨터에 수신 완료를 알리는 단계와, 제1마이크로 컴퓨터가 제2마이크로 컴퓨터로 부터의 제어신호가 저전위일 경우에 입출력 프로세서에 제어신호와 어드레스 신호를 송신하고, 전송 데이터를 수신한 후, 어드레스 단자를 입력모드로 절환시키는 단계들을 수행하게 된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제1도에 도시된 바와같이, 본 발명의 병렬 데이터 공유 회로는 제1마이크로 컴퓨터(l)와 제2마이크로 컴퓨터(2)의 제어단자(
Figure kpo00001
)(REQ2)가 직결되고, 그들의 데이터 단자 D0-D5)(d0-d5)들은 데이터 충돌방지용 저항군(4)을 통해 연결되어 있다.
또, 입출력 프로세서(3)는 그의 데이터 단자(d0-3)와 어드레스단자(A0)(Al)가 제1마이크로 컴퓨터(1)의 데이터 단자(D0-D5)에 접속되고, 그의 제어단자(
Figure kpo00002
)(R/
Figure kpo00003
)는 제1마이크로 컴퓨터(1)의 제어단자(
Figure kpo00004
)(R/
Figure kpo00005
)에 접속되어 있다.
그러므로 이와같은 구성에서 알 수 있는 바와같이, 제1마이크로 컴퓨터(1)와 제2마이크로 컴퓨터(2)는 6비트의 병렬양방향 데이터 전송 관계를 갖고 있으며, 또 제1마이크로 컴퓨터(1)와 입출력 프로세서(3)는 제1마이크로 컴퓨터(1)에서 출력하는 2비트 어드레스 라인과 함께 4비트의 병렬 양방향 데이터 전송관계로이루어져 있다.
한편 제1마이크로 컴퓨터(1)와 제2마이크로 컴퓨터(2)의 데이터 단자들은 통상 입력모드로 되어 있으며, 입출력 프로세서(3)의 데이터 단자들은 제1마이크로 컴퓨터(1)로 부터의 제어신호(R/W)에 의하여 입출력 모드가 절환된다.
다음에, 신호 전송 방향에 따른 동작을 제2의 신호 흐름도와 제3의 파형도에 의거하여 설명하면 다음과 같다.
먼저, 제1마이크로 컴퓨터(1)에서 제2마이크로 컴퓨터(2)로 데이터를 전송할 경우, 제2도 및 제3도의 (a)에서와 같이, 제1마이크로 컴퓨터(1)는 단계(11)에서, 제2마이크로 컴퓨터(2)로 부터의 제어신호(REQ2)가 저전위인지를 판별하고, 저전위일 경우에 단계(12)에서 저전위의 제어신호(R/W)를 출력하여 입출력 프로세서(3)의 데이터 단자들을 입력 모드로 절환시킨다.
이 때 입출력 프로세서(3)는 제어신호(
Figure kpo00006
)가 고전의 상태이므로 동작하지 않게 됨다.
또한 제1마이크로 컴퓨터(1)는 데이터단자(D0-D5)를 출력모드로 절환하여 제2마이크로 컴퓨터(2)로 데이터를 전송하고, 제어신호(
Figure kpo00007
)를 저전위 상태로 출력한 후, 단계(13)에서 일정시간이 경과하면 단계(14)에서 데이터 단자(D0-D0)를 입력모드로 절환시키고, 제어신호(REQl)를 고전위 상태로 출력하게 된다.
이때 제2마이크로 컴퓨터(2)는 단계(15)에서 제어신호(
Figure kpo00008
)가 저전위인지를 판별하여 저전위일 경우에 단계(16)에서 전송된 데이터를 수신하게 된다.
이와 반대로 제2마이크로 컴퓨터(2)에서 제1마이크로 컴퓨터(1)로 데이터를 전송할 경우, 제2도 및 제3도의 (b)에서와 같이, 제2마이크로 컴퓨터(2)는 단계(21)에서 제어신호(
Figure kpo00009
)가 고전위일 경우에 단계(22)에서 제어신호(REQ2)를 고전위 상태로 출력하고, 단자(d0-d5)를 출력모드로 절환시킨 후, 제1마이크로 컴퓨터(1)로 데이터를 전송하게 된다.
이 때 제1마이크로 컴퓨터(1)는 단계(26)에서 제어신호(REQ2)가 고전위 인지를 판별하여 고전위 상태를 인식하게 되면 단계(27)에서 자체 데이터 단자(D0-D5)를 입력 모드로 절환시키고, 제어신호(R/
Figure kpo00010
)를 저전위 상태로 출력하여 입출력 프로세서(3)의 단자들을 입력모드로 절환시킨다.
따라서 제2마이크로 컴퓨터(2)의 단자만이 출력모드이고, 나머지는 입력모드로 되므로 데이터의 충돌이 없게 되며, 제1마이크로 컴퓨터(1)는 제2마이크로 컴퓨터(2)의 출력 데이터를 수신한 후, 제어신호(
Figure kpo00011
)를 저전위 상태로 출력하여 수신이 완료된 것을 알리고, 제어신호(
Figure kpo00012
)를 고전위 상태를 출력하게 된다.
제2마이크로 컴퓨터(2)는 단계(33)에서 제어신호(
Figure kpo00013
)가 저전위인지를 판별하여 수신완료 되었음을 감지하고, 단계(24)에서 제어신호(
Figure kpo00014
)가 고전위 상태로 입력되면 단계(25)에서 데이터 단자(d0-d5)를 입력모드로 절환시키고, 저전위의 제어신호(REQ2)를 출력한다.
여기서, 제1마이크로 컴퓨터(1)와 제2마이크로 컴퓨터(2)가 서로 데이터를 전송할 경우, 송신측 마이크로 컴퓨터에서 출력된 데이터는 데이터 충돌 방지용 저항에 의해 그 레벨이 전압 강하되지만, 수신측 마이크로 컴퓨터에서 고전위 상태로 인식하는 신호 레벨은 입출력 프로세서(3)에서 고전위 상태로 인식하는 신호 레벨에 비해 낮게 설정되어 있으므로 마이크로 컴퓨터(1)(2)간의 데이터 송수신에는 영향을 주지 않게된다.
한편, 제2도 및 제3도의 (c)에서와 같이 제1마이크로 컴퓨터(1)에서 입출력 프로세서(3)로 데이터를 전송할 경우, 제1마이크로 컴퓨터(1)는 단계(31)에서 제어신호(REQ2)가 저전위 인지를 판별하고, 저전위일 경우에 단계(32)에서 제어신호(R/
Figure kpo00015
)(
Figure kpo00016
)를 저전위상태로 출력하여 입출력 프로세서(3)의 단자(d0-d3)(A0)(Al)들을 입력모드로 전환시킨 뒤, 자체의 단자(D0-D5)를 출력모드로 절환시켜 입출력 프로세서(3)로 데이타와 어드레스 신호를 출력하게 된다.
그리고, 단계(33)에서 일정시간이 경과하면 단계(43)에서 제어신호(REQ3)를 고전위로 출력하고 데이타단자(D0-D5)들을 입력모드로 절환시킨다.
이 때, 제2마이크로 컴퓨터(2)의 단자(
Figure kpo00017
)들이 출력모드로 되어 데이터를 출력하더라도 저항군(4)에 의한 전압 강하로 인해 제1마이크로 컴퓨터(1)와 입출력 프로세서(3)로 인가되는 데이터 레벨이 낮아지므로 제1마이크로 컴퓨터(1)와 입출력 프로세서(3)간의 데이터 송수신에는 영향을 주지 않게 된다.
입출력 프로세서(3)에서 제1마이크로 컴퓨터(1)로 데이터를 전송할 경우, 제2도 및 제3도의 (d)에서와 같이, 제1마이크로 컴퓨터(1)는 단계(41)에서, 제어신호(REQ2)가 저전위일 경우에 단계(42)에서 어드레스 신호(A0)(Al)를 출력하고, 제어신호(R/
Figure kpo00018
)(
Figure kpo00019
)를 각각 고전위, 저전위 상태로 출력한 뒤, 전송된 데이터를 수신하게 된다.
그리고, 제어신호(R/
Figure kpo00020
)(
Figure kpo00021
)를 각각 저전위, 고전위 상태로 출력한 후, 어드레스 단자(A0)(Al)를 입력모드로 절환시킨다.
이상에서와 같이 본 발명은 간단한 하드웨어 구성으로 마이크로 컴퓨터의 단자 및 라인을 공유함으로써 시스템의 구성을 간소화함은 물론, 생산비용을 절감할 수 있는 효과가 있다.

Claims (2)

  1. 제1마이크로 컴퓨터(1)와 제2마이크로 컴퓨터(2)가 연결되고, 이들의 데이터 라인을 일부 공유하면서 입출력 프로세서(3)가 제1마이크로 컴퓨터(1)에 직결된 병렬 데이터 공유 회로에 있어서, 상기 제1마이크로 컴퓨터(1)와 제2마이크로 컴퓨터(2)사이의 데이터 라인상에 데이터 충돌 방지용 저항을 개별적으로 접속시킨 것을 특징으로 하는 병렬 데이터 공유회로.
  2. 제1마이크로 컴퓨터가 제2마이크로 컴퓨터에서 송신한 단자 절환을 위한 제어신호의 레벨을 판별한후, 저전위일 경우에 제2마이크로 컴퓨터와 입출력 프로세서에 제어신호를 송신하고, 단자를 출력모드로 절환하여 제2마이크로 컴퓨터 또는 입출력 프로세서에 데이터나 어드레스 신호를 송신한 후, 일정시간이 경과하면 단자를 입력모드로 절환시키는 단계와, 제2마이크로 컴퓨터가 제1마이크로 컴퓨터에서 송신한 제어신호의 레벨을 판별하여 저전위일 경우에 전송된 데이타를 수신하는 단계와, 제2마이크로 컴퓨터가 제1마이크로 컴퓨터로 부터의 제어신호가 고전위일 경우에 제1마이크로 컴퓨터로 제어신호를 송신함과 동시에 단자를 출력모드로 절환하여 데이터를 송신하고, 제1마이크로 컴퓨터로 부터의 수신완료신호를 감지하게 되면 단자를 입력모드로 절환시키는 단계와, 제1마이크로 컴퓨터가 제2마이크로 컴퓨터로 부터의 제어신호가 고전위일 경우에 전송데이터를 수신하고, 제2마이크로 컴퓨터에 수신완료를 알리는 단계와, 제1마이크로 컴퓨터가 제2마이크로 컴퓨터로 부터의 제어신호가 저전위일 경우에 입출력 프로세서에 제어신호와 어드레스 신호를 송신하고, 전송 데이터를 수신한 후, 어드레스 단자를 입력 모드로 절환시키는 단계들로 제어함을 특징으로 하는 병렬 데이터 공유방법.
KR1019870014121A 1987-12-10 1987-12-10 병렬 데이터 공유 방법 및 그 회로 KR900006548B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870014121A KR900006548B1 (ko) 1987-12-10 1987-12-10 병렬 데이터 공유 방법 및 그 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870014121A KR900006548B1 (ko) 1987-12-10 1987-12-10 병렬 데이터 공유 방법 및 그 회로

Publications (2)

Publication Number Publication Date
KR890011259A KR890011259A (ko) 1989-08-14
KR900006548B1 true KR900006548B1 (ko) 1990-09-13

Family

ID=19266839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870014121A KR900006548B1 (ko) 1987-12-10 1987-12-10 병렬 데이터 공유 방법 및 그 회로

Country Status (1)

Country Link
KR (1) KR900006548B1 (ko)

Also Published As

Publication number Publication date
KR890011259A (ko) 1989-08-14

Similar Documents

Publication Publication Date Title
EP0900493B1 (en) Communication bus using different transmission rates
JPH0131226B2 (ko)
US3978451A (en) Controlling communications between computer devices over common bus
KR930008039B1 (ko) 인터페이스 회로
US6092138A (en) Electronic apparatus having a high-speed communication bus system such as an I2 C bus system
US20070067527A1 (en) Data transfer bus system connecting a plurality of bus masters
EP0196870B1 (en) Interface circuit for transmitting and receiving data
US6175887B1 (en) Deterministic arbitration of a serial bus using arbitration addresses
US4446382A (en) Arrangement to time separate bidirectional current flow
US5107257A (en) Bus relay apparatus for multi-data communication processing system
US4191941A (en) Switch matrix for data transfers
US5765019A (en) Microcomputer with built-in serial input-output circuit and collision detection circuit responsive to common input-output line being occupied
KR900006548B1 (ko) 병렬 데이터 공유 방법 및 그 회로
US7032061B2 (en) Multimaster bus system
JP3282396B2 (ja) 信号伝送方法
US6119193A (en) Arrangement for controlling peripheral component interconnect (PCI) units from a plurality of control processors
US6076127A (en) Configuration of a single point bus arbitration scheme using on-chip arbiters
JP2737179B2 (ja) バスシステム
KR840000385B1 (ko) 버스 접촉 시스템
JP2615815B2 (ja) 優先順位制御方式
KR920000480B1 (ko) 인터럽트 버스의 중재 방법
JPS61270952A (ja) デ−タ伝送方式
JPS59171237A (ja) デ−タ転送方式
SU1621040A1 (ru) Устройство сопр жени дл неоднородной вычислительной системы
KR950010948B1 (ko) 베사 로컬 시스템에서의 데이타 중계 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee