JPH04239985A - パラレルインタフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はマイコンを含むＩＣ内
に設けられ、外部のＣＰＵなどとの間でパラレルデータ
の転送を行うためのパラレルインタフェース回路に関す
る。なお以下各図において同一の符号は同一もしくは相
当部分を示す。

【０００２】

【従来の技術】図３はワンチップマイコンの要部の回路
構成例を示すブロック図である。同図においてＢＳ１は
このマイコンの内部バス、Ｐ１〜Ｐ３は同じく汎用ポー
ト、ＢＳ２はこのマイコンの外部に設けられた外部デー
タバスである。従来、このようなワンチップマイコンが
外部のＣＰＵなどとの間でパラレルデータ転送を行う場
合、同図に示すように、汎用ポートＰ１〜Ｐ３を使い、
この各ポートＰ１，Ｐ２およびＰ３をそれぞれ出力レジ
スタ，入力レジスタおよび制御信号の入出力レジスタ（
なおこの例では制御信号は外部に対する交信要求（出力
）信号（反転ＲＥＱ），外部からのリード（入力）信号
（反転ＲＤ），外部からのライト（入力）信号（反転Ｗ
Ｒ），外部からのチップセレクト（入力）信号（反転Ｃ
Ｓ），外部からのアドレス（入力）信号Ａ０として示さ
れている。）としてこれらの各ポートの各ｂｉｔをプロ
グラムにより制御していた。

【０００３】

【発明が解決しようとする課題】しかしながら図３のよ
うなパラレルインタフェース回路では、汎用ポートを多
数使用し、かつ制御信号をプログラムで制御するため、
データ転送に長い時間を必要とするという問題があった
。そこで本発明はこの問題を解消し得るパラレルインタ
フェース回路を提供することを課題とする。

【０００４】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１のパラレルインタフェース回路は、『内
部のマイコンが外部（のＣＰＵなど）とパラレルデータ
の交信を行うためのパラレルインタフェース回路であっ
て、外部との信号線として、前記パラレルデータの送受
信を行うための外部データバス（ＢＳ２など）、外部へ
送信要求又は受信要求としての共通の交信要求（交信要
求信号（反転ＲＥＱ）など）を出力するための交信要求
信号線、外部からのこのパラレルインタフェース回路へ
の指定（（反転ＣＳ）など、以下チップセレクト信号と
いう）を入力するためのチップセレクト信号線、外部か
らのリード要求（リード信号（反転ＲＤ）など）を入力
するためのリード信号線、外部からのライト要求（ライ
ト信号（反転ＷＲ）など）を入力するためのライト信号
線、外部のアドレスバス中の１ビット分であって、外部
からのリード要求に基づく外部へのデータ送信時、この
送信データを前記マイコンが送信するデータとするか、
このパラレルインタフェース回路内に発生したステータ
スとするかの指定（Ａ０など、以下アドレス信号という
）を入力するためのアドレス信号線をソフトウェアを介
することなく固定的に用いる』ものとし、

【０００５】
請求項２のパラレルインタフェース回路では、請求項１
のパラレルインタフェース回路において、『前記交信要
求信号線から出力される交信要求は前記マイコンによっ
て（Ｄ形フリップフロップ７などに）セットされたのち
、前記チップセレクト信号，リード要求，前記マイコン
の送信データを指定する前記アドレス信号の各信号が何
れも有効であり、かつ前記マイコンが交信要求の解除を
許可していないことを示す第１のステータス（ＬＯＣＫ
など）を無効とした条件でリセットされるものである』
ようにし、また

【０００６】請求項３のパラレルインタフェース回路で
は、請求項１または２のパラレルインタフェース回路に
おいて、『前記チップセレクト信号およびライト要求が
共に有効となったときは、前記マイコンが受信処理中で
あることを示す第２のステータス（ＢＵＳＹなど）が、
前記マイコンと無関係に（Ｄ形フリップフロップ６など
に）セットされ、かつこのとき同時に前記マイコンへこ
のライト要求を示す割込信号が与えられるように』する
ものとする。

【０００７】

【作　　用】マイコン内にパラレルインタフェース回路
を付け加え、プログラムで行われていたデータ転送制御
をハードウェアにて実行するようにする。

【０００８】

【実施例】以下図１および図２に基づいて本発明の実施
例を説明する。図１は本発明の一実施例としての要部構
成を示すブロック回路図で、この図はマイコンを含むＩ
Ｃ内に新設されたパラレルインタフェース回路部分を示
している。また図２は図１の送信動作説明用のタイムチ
ャートである。図１においてＢＳ１はこのＩＣ内の図外
のマイコンに接続された（この例では４ビットのデータ
バスを含む）内部バス、ＢＳ２はこのパラレルインタフ
ェース回路に外部から接続された外部データバス、１は
外部からの受信データをラッチして内部バスＢＳ１に与
える受信データレジスタ、２は内部バスＢＳ１からの外
部への送信データをラッチする送信データレジスタであ
る。

【０００９】３Ｗは内部バスＢＳ１側からのコマンドま
たはステータス信号（以下一括してステータスという）
をラッチして出力（ライト）する（この側では４ビット
の）コマンドレジスタである。このステータスにはこの
ＩＣ内のマイコンが外部に交信（送信又は受信）を要求
中であることを示すステータスＲＥＱ，同じくマイコン
が受信処理中であることを示すステータスＢＳＹ、同じ
くマイコンが交信要求の解除を許可していないことを示
すステータスＬＯＣＫ、ユーザが任意に定義して利用で
きる汎用のステータスＤがあり、コマンドレジスタ３Ｗ
はこの４つのステータスに夫々対応する１ビットづつの
出力端子を備えている。ここで汎用ステータスＤは直接
、マルチプレクサ１２に与えられ、ステータスＬＯＣＫ
，ＢＳＹ，ＲＥＱは夫々Ｄ形フリップフロップ５，６，
７を介してマルチプレクサ１２に与えられる。

【００１０】なおコマンドレジスタ３Ｗには、このＩＣ
内のマイコンによって内部バスＢＳ１を介しラッチクロ
ックＬＣがセットされるように構成されており、このラ
ッチクロックＬＣはＤ形フリップフロップ５，６，７へ
クロック入力ＣＬＫとして与えられる。これによりフリ
ップフロップ５，６，７は夫々そのデータ入力端子Ｄの
データを保持してデータ出力端子Ｑに出力する。但しこ
こでフリップフロップ６はさらにデータセット端子ＳＥ
Ｔを備えており、このセット端子ＳＥＴの入力としての
内部ライト信号ＷＲが有効“１”となったとき、このフ
リップフロップ６のデータ出力端子Ｑの値（ステータス
ＢＳＹ）は“１”にセットされる。またフリップフロッ
プ７もさらにデータリセット端子ＲＳＴを備えており、
このリセット端子ＲＳＴの入力としての後述の３入力Ａ
ＮＤゲート８の出力が有効“１”となったとき、このフ
リップフロップ７のデータ出力端子Ｑの値（ステータス
ＲＥＱ）は“０”にリセットされる。

【００１１】３Ｒはこのパラレルインタフェース回路内
に発生したステータス４ビットをこのＩＣ内のマイコン
が監視（リード）するためのコマンドレジスタで、Ｄ形
フリップフロップ５，６，７の夫々保持する前記のステ
ータスＬＯＣＫ，ＢＳＹ，ＲＥＱ（計３ビット）をラッ
チして内部バスＢＳ１に与えるほか、残りの１ビットで
後述の外部からのアドレス信号Ａ０＝“１”（なおこの
ときマルチプレクサ１２はステータスを選択する）を入
力して保持するＤ形フリップフロップ４の出力するステ
ータスＡＤＲもラッチもラッチして内部バスＢＳ１側へ
出力する。なおフリップフロップ４は内部ライト信号Ｗ
Ｒをクロック入力ＣＬＫとして前記アドレス信号Ａ０の
保持を行う。

【００１２】次にマルチプレクサ１２は前述した外部か
らのアドレス信号Ａ０に応じて、送信データレジスタ２
からの出力データを選択するか、またはコマンドレジス
タ３Ｗから直接もしくはＤ形フリップフロップ５，６，
７を介して与えられるステータス（Ｄ，ＬＯＣＫ，ＢＳ
Ｙ，ＲＥＱ）を選択し、入出力バッファ１３に与える。 　　また１３は入出力バッファで、内部ライト信号ＷＲ
または内部リード信号ＲＤに応じて、夫々外部データバ
スＢＳ２のデータを受信データレジスタ１に与えるか（
外部からのライト）またはマルチプレクサ１２の出力デ
ータを外部データバスＢＳ２へ出力するか（外部からの
リード）の動作切換を行う。

【００１３】このパラレルインタフェース回路が外部と
やりとりする信号としては、制御信号としてのアドレス
（入力）信号Ａ０，チップセレクト（入力）信号（反転
ＣＳ），リード（入力）信号（反転ＲＤ），ライト（入
力）信号（反転ＷＲ），交信要求（出力）信号（反転Ｒ
ＥＱ）の他に外部データバスＢＳ２上の（入出力）デー
タ信号がある。ここでアドレス信号Ａ０は外部の図外の
アドレスバスの最下位ビットの信号であり、この場合前
記のマルチプレクサ１２に対し、Ａ０＝“０”のとき送
信データレジスタ２の出力データを選択させ、またＡ０
＝“１”のときステータス（ＲＥＱ，ＢＳＹ，ＬＯＣＫ
，Ｄ）を選択させることで、この選択されたデータを入
出力バッファ１３に出力させる役割を持つ。チップセレ
クト信号（反転ＣＳ）はこのパラレルインタフェース回
路を含むＩＣに対する外部からの選択信号である。

【００１４】またリード信号（反転ＲＤ）は外部からの
リード用の制御信号であり、この場合チップセレクト信
号（反転ＣＳ）とこのリード信号（反転ＲＤ）とのＡＮ
Ｄ条件で、このＩＣ内のＡＮＤゲート１０を介し、この
ＩＣ内部に前記の内部リード信号ＲＤを発生させ、入出
力バッファ１３を（外部からの）リード側へ切換える。 またライト信号（反転ＷＲ）はライト用の制御信号であ
り、この場合チップセレクト信号（反転ＣＳ）とこのラ
イト信号（反転ＷＲ）とのＡＮＤ条件によって、このＩ
Ｃ内のＡＮＤゲート９を介し同じくこのＩＣ内部に前記
の内部ライト信号ＷＲを発生させ、入出力バッファ１３
を（外部からの）ライト側へ切換える。また交信要求信
号（反転ＲＥＱ）はこのＩＣからの外部に対する送信又
は受信の要求信号で、この場合、フリップフロップ７の
保持するステータスＲＥＱをこのインタフェース回路内
の反転バッファ１１によって反転することによって作ら
れる。

【００１５】次に図１のパラレルインタフェース回路の
データ送受信の手順を説明する。 （１）デーの送信の場合： ■このＩＣ内部の図外のマイコンは内部バスＢＳ１を介
し送信データレジスタ２にデータをセットする。 ■次に内部のマイコンは同じく内部バスＢＳ１を介して
コマンドレジスタ３ＷのステータスＲＥＱのビットを“
１”にセットする。これによりＤ形フリップフロップ７
の出力ステータスＲＥＱも“１”となり、インバータ１
１を介し外部へ交信要求信号（反転ＲＥＱ）がイネーブ
ル“０”となって出力される。

【００１６】■外部の図外のＣＰＵは前記イネーブルと
なった交信要求信号（反転ＲＥＱ）を見てアドレス信号
Ａ０を“０”としてマルチプレクサ１２を送信データレ
ジスタ２の側へ切換え、かつチップセレクト信号（反転
ＣＳ）およびリード信号（反転ＲＤ）を共にイネーブル
“０”として（これにより前記のように内部リード信号
ＲＤが有効“１”となる）、送信データレジスタ２のデ
ータをマルチプレクサ１２，入出力バッファ１３，外部
データバスＢＳ２を経由して読込む。 ■このとき内部のマイコンがステータスＬＯＣＫをセッ
トしていなければ、Ｄ形フリップフロップ５の保持出力
するステータスＬＯＣＫ＝“０”であり、他方前記のよ
うにアドレス信号Ａ０＝“０”，内部リード信号ＲＳ＝
“１”であることから３入力ＡＮＤゲート８の出力は“
１”となり、これによりＤ形フリップフロップ７はリセ
ットされ、その保持するステータスＲＥＱは“０”に戻
り、従って外部への交信要求信号（反転ＲＥＱ）も無効
“１”に戻る。図２（Ａ）の単一送信は以上の送信動作
に対応するタイムチャートである。 ■但し内部マイコンがＤ形フリップフロップ５を介して
ステータスＬＯＣＫ＝“１”を出力した場合、前記■に
述べた外部からのリードに基づくステータスＲＥＱのク
リア、従って交信要求信号（反転ＲＥＱ）の無効化（リ
セット）は行われない。図２（Ｂ）のＬＯＣＫ送信は、
このＩＣ内のマイコンが上記のようにステータスＬＯＣ
Ｋを“１”にセットして、外部ＣＰＵに交信要求信号（
反転ＲＥＱ）をリセットさせず連続にデータを送信する
場合のタイムチャートを示している。

【００１７】（１）データ受信の場合：■外部ＣＰＵは
外部データバスＢＳ２にデータをセットし、チップセレ
クト信号（反転ＣＳ）およびライト信号（反転ＷＲ）を
共に有効“０”とする。これにより内部ライト信号ＷＲ
は有効“１”となり、外部からのデータは外部データバ
スＢＳ２，入出力バッファ１３の経路で受信データレジ
スタ１にセットされる。 ■他方、内部ライト信号ＷＲが有効化されたことによっ
てフリップフロップ６がセットされ、その出力するステ
ータスＢＳＹが内部のマイコンと無関係に有効“１”と
なり、同時に内部ライト信号ＷＲは内部のマイコンに受
信要求の割込信号として与えられる。これにより内部の
マイコンは受信データが受信データレジスタ１にセット
されたことを認識し、内部バスＢＳ１を介し受信データ
レジスタ１の読込を開始する。このステータスＢＳＹ＝
“１”の状態において、外部ＣＰＵはアドレス信号Ａ０
＝“１”とし、かつチップセレクト信号（反転ＣＳ）お
よびリード信号（反転ＲＤ）を共に“０”とすることに
よりマルチプレクサ１２，入出力バッファ１３，外部デ
ータバスＢＳ２の経路でステータスＢＳＹ＝“１”（内
部マイコンが受信処理中）を知ることができる。 ■内部のマイコンは受信データレジスタ１のデータを読
込むとコマンドレジスタ３Ｗを介しＤ形フリップフロッ
プ６の保持するステータスＢＳＹを“０”にクリアする
。外部ＣＰＵは前記■と同様、信号Ａ０＝“１”，反転
ＲＤ＝“０”，反転ＣＳ＝“０”としてステータスＢＳ
Ｙがクリアされたことを認識できる。

【００１８】

【発明の効果】本発明によれば、内部のマイコンが外部
のＣＰＵなどとパラレルデータの交信を行うためのパラ
レルインタフェース回路において、外部との信号線とし
て、前記パラレルデータの送受信を行うための外部デー
タバスＢＳ２、外部へ共通の交信要求信号（反転ＲＥＱ
）を出力するための交信要求信号線、外部からのこのパ
ラレルインタフェース回路へのチップセレクト信号（反
転ＣＳ）を入力するためのチップセレクト信号線、外部
からのリード信号（反転ＲＤ）を入力するためのリード
信号線、外部からのライト信号（反転ＷＲ）を入力する
ためのライト信号線、外部のアドレスバス中の１ビット
分であって、外部からのリード要求に基づく外部へのデ
ータ送信時、この送信データを前記マイコンが送信する
データとするか、このパラレルインタフェース回路内に
発生したステータスとするかを指定するアドレス信号Ａ
０を入力するためのアドレス信号線をソフトウェアを介
することなく固定的に用いるようにしたので、内部のマ
イコンは外部とのデータ交信を高速に行うことができる
。

【図面の簡単な説明】

【図１】本発明の一実施例としての回路図

【図２】図１
の送信動作を示すタイムチャート

【図３】図１に対応す
る従来の回路図

【符号の説明】

１　　　　受信データレジスタ ２　　　　送信データレジスタ ３Ｒ，３Ｗ　　　　コマンドレジスタ ４　　　　Ｄ形フリップフロップ ５　　　　Ｄ形フリップフロップ ６　　　　Ｄ形フリップフロップ ７　　　　Ｄ形フリップフロップ ８　　　　３入力ＡＮＤゲート ９　　　　ＡＮＤゲート １０　　　　ＡＮＤゲート １１　　　　インバータ １２　　　　マルチプレクサ １３　　　　入出力バッファ ＢＳ１　　　　内部バス ＢＳ２　　　　外部データバス Ａ０　　　　アドレス信号 反転ＲＥＱ　　　　交信要求信号 反転ＲＤ　　　　リード信号 反転ＷＲ　　　　ライト信号 反転ＣＳ　　　　チップセレクト信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】内部のマイクロコンピュータ（以下マイコ
   ンという）が外部とパラレルデータの交信を行うための
   パラレルインタフェース回路であって、外部との信号線
   として、前記パラレルデータの送受信を行うための外部
   データバス、外部へ送信要求又は受信要求としての共通
   の交信要求を出力するための交信要求信号線、外部から
   のこのパラレルインタフェース回路への指定（以下チッ
   プセレクト信号という）を入力するためのチップセレク
   ト信号線、外部からのリード要求を入力するためのリー
   ド信号線、外部からのライト要求を入力するためのライ
   ト信号線、外部のアドレスバス中の１ビット分であって
   、外部からのリード要求に基づく外部へのデータ送信時
   、この送信データを前記マイコンが送信するデータとす
   るか、このパラレルインタフェース回路内に発生したス
   テータスとするかの指定（以下アドレス信号という）を
   入力するためのアドレス信号線をソフトウェアを介する
   ことなく固定的に用いることを特徴とするパラレルイン
   タフェース回路。
2. 【請求項２】請求項１に記載のパラレルインタフェース
   回路において、前記交信要求信号線から出力される交信
   要求は前記マイコンによってセットされたのち、前記チ
   ップセレクト信号，リード要求，前記マイコンの送信デ
   ータを指定する前記アドレス信号の各信号が何れも有効
   であり、かつ前記マイコンが交信要求の解除を許可して
   いないことを示す第１のステータスを無効とした条件で
   リセットされるものであことを特徴とするパラレルイン
   タフェース回路。
3. 【請求項３】請求項１または２に記載のパラレルインタ
   フェース回路において、前記チップセレクト信号および
   ライト要求が共に有効となったときは、前記マイコンが
   受信処理中であることを示す第２のステータスが、前記
   マイコンと無関係にセットされ、かつこのとき同時に前
   記マイコンへこのライト要求を示す割込信号が与えられ
   るようにしたことを特徴とするパラレルインタフェース
   回路。