JPS6218111A - 電圧制御マルチバイブレ−タ - Google Patents
電圧制御マルチバイブレ−タInfo
- Publication number
- JPS6218111A JPS6218111A JP60156441A JP15644185A JPS6218111A JP S6218111 A JPS6218111 A JP S6218111A JP 60156441 A JP60156441 A JP 60156441A JP 15644185 A JP15644185 A JP 15644185A JP S6218111 A JPS6218111 A JP S6218111A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はフヱイズ・ロックド・ループやＦＭ変調器等に
使用される電圧制御マルチバイブレータに関するもので
ある。
使用される電圧制御マルチバイブレータに関するもので
ある。
従来の技術
従来より、ＦＭ変調器としてマルチバイブレータ形の発
振器が、半導体集積回路によく用いられている。
振器が、半導体集積回路によく用いられている。
第２図は従来の電圧制御マルチバイブレータの一例を示
すもので第３図は第２図ａ−ｆの波形を示すものである
（例えば特公昭５７−３７２４８号公報）。トランジス
タ１，２および８，９は差動のスイッチング回路を構成
し、トランジスタ４１のコレクタ電流Ｉ。および電流源
１ｏの電流経路を切り換える。トランジスタ１，２のコ
レクタに、抵抗６および６がそれぞれ接続され、トラン
ジスタ３，４のエミッタ間に容量素子７が接続されてい
る。トランジスタ１１．１２，１３，１４は比較回路を
構成しており、抵抗２０．２１とトランジスタ１７で与
えられる基準電位即ち、トランジスタ１７のエミッタ電
位と、容量素子７の両端の電位とを比較している。電流
源１５．１６の電流値は等しく電流源４３も適当な電流
値である。２６はトランジスタ等で構成されたフリップ
フロップ回路である。端子２２と２３は比較回路からの
入力端子であり、端子２４と２６は互いに逆相の出力端
子である。
すもので第３図は第２図ａ−ｆの波形を示すものである
（例えば特公昭５７−３７２４８号公報）。トランジス
タ１，２および８，９は差動のスイッチング回路を構成
し、トランジスタ４１のコレクタ電流Ｉ。および電流源
１ｏの電流経路を切り換える。トランジスタ１，２のコ
レクタに、抵抗６および６がそれぞれ接続され、トラン
ジスタ３，４のエミッタ間に容量素子７が接続されてい
る。トランジスタ１１．１２，１３，１４は比較回路を
構成しており、抵抗２０．２１とトランジスタ１７で与
えられる基準電位即ち、トランジスタ１７のエミッタ電
位と、容量素子７の両端の電位とを比較している。電流
源１５．１６の電流値は等しく電流源４３も適当な電流
値である。２６はトランジスタ等で構成されたフリップ
フロップ回路である。端子２２と２３は比較回路からの
入力端子であり、端子２４と２６は互いに逆相の出力端
子である。
以上の様に構成された従来例の動作の説明を以下に行う
。
。
フリップフロップ回路２６は、トランジスタ１１のコレ
クタ電流が一定レベル以下になった時に出力端子２４は
低レベル、出力端子２６は高レベルになり、次にトラン
ジスタ１４のコレクタ電流が一定レベル以下になるまで
、出力状態は保持される。トランジスタ１４のコレクタ
電流が一定しペル以下になると、出力端子２４は高レベ
ル、出力端子２５は低レベルになり、次にトランジスタ
１１のコレクタ電流が一定レベル以下となるまで、出力
状態が保持される。
クタ電流が一定レベル以下になった時に出力端子２４は
低レベル、出力端子２６は高レベルになり、次にトラン
ジスタ１４のコレクタ電流が一定レベル以下になるまで
、出力状態は保持される。トランジスタ１４のコレクタ
電流が一定しペル以下になると、出力端子２４は高レベ
ル、出力端子２５は低レベルになり、次にトランジスタ
１１のコレクタ電流が一定レベル以下となるまで、出力
状態が保持される。
端子２４．２５の出力電圧で、トランジスタ１と８およ
びトランジスタ２と９がスイッチング動作を行なう。
びトランジスタ２と９がスイッチング動作を行なう。
トランジスタ４１のコレクタ電流が工。のときのトラン
ジスタ３又は４のベース・エミッタ間の電圧降下を■Ｂ
Ｅ１．電流源４３の電流が工、のときのトランジスタ１
７のベース・エミッタ間の電圧降下を■ トランジ
スタ１７のベース電位Ｅ２１ を■Ｂ１□とすると、（１）式が導びかれる。
ジスタ３又は４のベース・エミッタ間の電圧降下を■Ｂ
Ｅ１．電流源４３の電流が工、のときのトランジスタ１
７のベース・エミッタ間の電圧降下を■ トランジ
スタ１７のベース電位Ｅ２１ を■Ｂ１□とすると、（１）式が導びかれる。
Δ””Ｂ−ｖＢ１７ ”ＢＥ１＋■ＢＥ２ ””””’
（’）（１）式で■ＢＥ１＝ｖＢＥ２のとき、Δｖは抵
抗２０による電圧降下に等しく一定値である。容量両端
波形の振幅は第３図（ｃ） 、 （ｄ）の様に２Δ■で
あるから、発振周波数ｆは（２）式で表わされる。
（’）（１）式で■ＢＥ１＝ｖＢＥ２のとき、Δｖは抵
抗２０による電圧降下に等しく一定値である。容量両端
波形の振幅は第３図（ｃ） 、 （ｄ）の様に２Δ■で
あるから、発振周波数ｆは（２）式で表わされる。
ここで００は容量素＋７の容量値である。
発明が解決しようとする問題点
しかしながら、電流源４３の電流値工、が固定であるの
でトランジスタ４１のコレクタ電流工。
でトランジスタ４１のコレクタ電流工。
が変化すれば、■ＢＥ１の値が変化するため（１）大知
おけるΔ■の値がＩ。の値によって変化することになる
。又、トランジスタのエミッタ電流が異なるとベース・
エミッタ間の電圧降下■ＢＥ の温度変化の割合が異な
るので、ｖＢＥｌとｖＢＥ２の温度特性が一致せず、工
。の値によって（１）式のΔ■の温度特性が異なる。即
ち第２図に示す回路では■。
おけるΔ■の値がＩ。の値によって変化することになる
。又、トランジスタのエミッタ電流が異なるとベース・
エミッタ間の電圧降下■ＢＥ の温度変化の割合が異な
るので、ｖＢＥｌとｖＢＥ２の温度特性が一致せず、工
。の値によって（１）式のΔ■の温度特性が異なる。即
ち第２図に示す回路では■。
が大きくなる程、ｖＢＥｌと■ＢＥ２の温度変化のずれ
が大きくなり、発振周波数ｆの温度依存性が大きくなる
という弱点を有している。
が大きくなり、発振周波数ｆの温度依存性が大きくなる
という弱点を有している。
本発明は従来回路の欠点を改善し、入力の大小だかかわ
らず、温度変化に対して周波数の安定した発振出力を得
る電圧制御マルチバイブレータを提供するものである。
らず、温度変化に対して周波数の安定した発振出力を得
る電圧制御マルチバイブレータを提供するものである。
問題点を解決するための手段
この目的を達成するために本発明の電圧制御マルチバイ
ブレータは、差動結合された第１および第２のトランジ
スタのコレクタに一端が共通の電源に接続された第１及
び第２の抵抗をそれぞれ接続し、第３のトランジスタの
ベースを前記第１のトランジスタのコレクタに接続し第
４のトランジスタのベースを前記第２のトランジスタの
ベースに接続し、前記第３及び第４のトランジスタのエ
ミッタ間に容量素子を結合してなる回路と、前記第３お
よび第４のトランジスタのうち導通している方のトラン
ジスタより前記容量素子を介して流れる電流を入力電力
或は入力電流に対して直線的に変化させる可変電流源回
路と、前記可変電流源回路の可変電流によって基準電圧
を補正する基準電圧発生回路と前記第３及び第４のトラ
ンジスタのエミッタ電圧と前記基準電圧とを比較する比
較回路と、前記比較回路の出力状態を反転させ、前記反
転信号により前記第１及び第２のトランジスタの導通、
非導通状態を反転させるフリップフロップ回路とから構
成されている。
ブレータは、差動結合された第１および第２のトランジ
スタのコレクタに一端が共通の電源に接続された第１及
び第２の抵抗をそれぞれ接続し、第３のトランジスタの
ベースを前記第１のトランジスタのコレクタに接続し第
４のトランジスタのベースを前記第２のトランジスタの
ベースに接続し、前記第３及び第４のトランジスタのエ
ミッタ間に容量素子を結合してなる回路と、前記第３お
よび第４のトランジスタのうち導通している方のトラン
ジスタより前記容量素子を介して流れる電流を入力電力
或は入力電流に対して直線的に変化させる可変電流源回
路と、前記可変電流源回路の可変電流によって基準電圧
を補正する基準電圧発生回路と前記第３及び第４のトラ
ンジスタのエミッタ電圧と前記基準電圧とを比較する比
較回路と、前記比較回路の出力状態を反転させ、前記反
転信号により前記第１及び第２のトランジスタの導通、
非導通状態を反転させるフリップフロップ回路とから構
成されている。
作 用
この構成により、第３及び第４のトランジスタのうち導
通している方のトランジスタて流れる電流を可変電流源
回路から監視し、比較器の基準電圧を補正することで、
第３及び第４のトランジスタの導通時に流れる電流の大
小によるエミッタ電位のゆらぎと■ＢＥの温度変動によ
るエミッタ電位の変化を打消すことができ周波数の安定
した発振出力が得られる。
通している方のトランジスタて流れる電流を可変電流源
回路から監視し、比較器の基準電圧を補正することで、
第３及び第４のトランジスタの導通時に流れる電流の大
小によるエミッタ電位のゆらぎと■ＢＥの温度変動によ
るエミッタ電位の変化を打消すことができ周波数の安定
した発振出力が得られる。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は、本発明の電圧制御マルチバイブレータの一実
施例を示す。
施例を示す。
第１図において、１，２は差動結合された第１及び第２
のトランジスタ、５，６は第１および第２の抵抗であり
、トランジスタ８，９とともて差動のスイッチング回路
を構成し、可変電流源回路２７の電流工。および電流源
１０の電流経路を切換える。３，４は、第３および第４
のトランジスタであり、それぞれのエミッタ間は容量子
で結合されている。トランジスタ１１，１２，１３．１
４および電流源１５，１６は比較回路であり、第３゜第
４のトランジスタ３，４のエミッタ電位と基準電圧とを
比較し、出力はフリソプフロンプ回路２６の端子２２．
２３に入力される。
のトランジスタ、５，６は第１および第２の抵抗であり
、トランジスタ８，９とともて差動のスイッチング回路
を構成し、可変電流源回路２７の電流工。および電流源
１０の電流経路を切換える。３，４は、第３および第４
のトランジスタであり、それぞれのエミッタ間は容量子
で結合されている。トランジスタ１１，１２，１３．１
４および電流源１５，１６は比較回路であり、第３゜第
４のトランジスタ３，４のエミッタ電位と基準電圧とを
比較し、出力はフリソプフロンプ回路２６の端子２２．
２３に入力される。
トランジスタ１７．１８及び抵抗１９ 、２０ 。
２１は、基準電圧発生回路であり、可変電流源回路２７
と連動する構成となっている。又、可変電流源回路２７
は、電圧−電流変換回路と、トランジスタ２８，２９．
３０及び抵抗３１．３２によるカレントミラー回路で構
成されている。
と連動する構成となっている。又、可変電流源回路２７
は、電圧−電流変換回路と、トランジスタ２８，２９．
３０及び抵抗３１．３２によるカレントミラー回路で構
成されている。
以上のように構成された電圧制御マルチバイブレータに
ついて、以下その動作について説明する。
ついて、以下その動作について説明する。
従来例と同じ動作のところは説明を省略し、本実施例の
特長となるところを説明する。
特長となるところを説明する。
可変電流源回路２７０入力端子３３に印加された電圧は
、まず、電圧−電流変換回路で直線的て電流に変換され
、この電流がトランジスタ２８゜２９．３０．抵抗３１
．３２で構成されるカレントミラー回路を通して、トラ
ンジスタ８，９のうち導通している方に流される。
、まず、電圧−電流変換回路で直線的て電流に変換され
、この電流がトランジスタ２８゜２９．３０．抵抗３１
．３２で構成されるカレントミラー回路を通して、トラ
ンジスタ８，９のうち導通している方に流される。
トランジスタ１７．１８と抵抗１９，２０．２１で基準
電圧が作られる。ここで、トランジスタ１８のベースが
、可変電流源回路２アのトランジスタ２８のベース及び
トランジスタ２９のベースに接続されているので、トラ
ンジスタ１８のコレクタにも変換電流とほぼ同じ電流が
流れる。抵抗１９の値を選べば、トランジスタ１７には
、トランジスタ３と４のうち導通している方のトランジ
スタと、常に同じ電流を流すことができ、（１）式のｖ
ＢＥｌとｖＢＥ２を常に同じ値てすることができる。更
に、抵抗２０の値を抵抗６及び６と同じに選んでおくと
、ベース電流による抵抗２Ｑ、抵抗６又は６での電圧降
下も等しくなる。即ち、トランジスタ３の導通時の、エ
ミッタ電位■Ｅ３は ■Ｅ１＝（＋Ｂ）”Ｂ２Ｈ２−ｖＢＥ３ ””””””
（３）（ＩＢ３はトランジスタ３のベース電流）であり
、トランジスタ１７のエミッタ電位ｖＥ１□は−，、、
−−１８，、、、、、（Ａ） （工 はトランジスタ１７のペース電流）であるので
、Δ■は、 Δｖ＝ｖＥ１−■Ｅ１ア （ｖＢＥ３−ｖＢＥｌ７） ・・・・・・・・・・
・・・・・（６）となる。ここで、トランジスタ３およ
び１７には同じ電流工。が流されるので、ベース電流及
び■ＢＨの変化も同じ様に変化するので ”Ｂ３”ｌＢ１７１ ＢＦ２ ＢＥ１７°゛−−−
−−＝ （６）■ ＝ｖ が常に成り立ち、Ｒ６−Ｒ２゜とじておけば（５）式は
となりΔ■は、Ｒ２゜の両端の電圧であり温度依存性は
ない。
電圧が作られる。ここで、トランジスタ１８のベースが
、可変電流源回路２アのトランジスタ２８のベース及び
トランジスタ２９のベースに接続されているので、トラ
ンジスタ１８のコレクタにも変換電流とほぼ同じ電流が
流れる。抵抗１９の値を選べば、トランジスタ１７には
、トランジスタ３と４のうち導通している方のトランジ
スタと、常に同じ電流を流すことができ、（１）式のｖ
ＢＥｌとｖＢＥ２を常に同じ値てすることができる。更
に、抵抗２０の値を抵抗６及び６と同じに選んでおくと
、ベース電流による抵抗２Ｑ、抵抗６又は６での電圧降
下も等しくなる。即ち、トランジスタ３の導通時の、エ
ミッタ電位■Ｅ３は ■Ｅ１＝（＋Ｂ）”Ｂ２Ｈ２−ｖＢＥ３ ””””””
（３）（ＩＢ３はトランジスタ３のベース電流）であり
、トランジスタ１７のエミッタ電位ｖＥ１□は−，、、
−−１８，、、、、、（Ａ） （工 はトランジスタ１７のペース電流）であるので
、Δ■は、 Δｖ＝ｖＥ１−■Ｅ１ア （ｖＢＥ３−ｖＢＥｌ７） ・・・・・・・・・・
・・・・・（６）となる。ここで、トランジスタ３およ
び１７には同じ電流工。が流されるので、ベース電流及
び■ＢＨの変化も同じ様に変化するので ”Ｂ３”ｌＢ１７１ ＢＦ２ ＢＥ１７°゛−−−
−−＝ （６）■ ＝ｖ が常に成り立ち、Ｒ６−Ｒ２゜とじておけば（５）式は
となりΔ■は、Ｒ２゜の両端の電圧であり温度依存性は
ない。
よってΔＶが入力電流工。に依存しないので、容量素子
７に容量値の温度変化の少ないものを選ぶと（３）式か
られかるように発振周波数の入力に対する直線性がよく
発振周波数の温度変化による変動が少ない。
７に容量値の温度変化の少ないものを選ぶと（３）式か
られかるように発振周波数の入力に対する直線性がよく
発振周波数の温度変化による変動が少ない。
以上の様に本実施例によればトランジスタ３又は４及び
トランジスタ１７には常に同じ電流を流して各々の特性
を合わせ比較回路の基準電圧即ちトランジスタ１７のエ
ミッタ電位と、トランジスタ３又は４のエミッタ電位が
常に同じ様に変化する構成になっているので、入力電圧
の大小にかかわらず、温度変化にも依存しないで常に一
定のΔＶが得られ温度変動に対して非常に周波数の安定
した発振出力が得られ、入力電圧対発振周波数の直線性
も向上する。
トランジスタ１７には常に同じ電流を流して各々の特性
を合わせ比較回路の基準電圧即ちトランジスタ１７のエ
ミッタ電位と、トランジスタ３又は４のエミッタ電位が
常に同じ様に変化する構成になっているので、入力電圧
の大小にかかわらず、温度変化にも依存しないで常に一
定のΔＶが得られ温度変動に対して非常に周波数の安定
した発振出力が得られ、入力電圧対発振周波数の直線性
も向上する。
発明の効果
本発明は、可変電流源回路の電流に追随し、比較回路の
基準電圧を補正する基準電圧発生回路を設けたことによ
り、第３および第４のトランジスタのうち、導通してい
る方のトランジスタのエミッタ電位の変動に応じて基準
電圧を補正できるので、入力の大小にかかわらず温度変
動に依存しない安定した発振出力が得られ、又、入力電
圧対発振周波数の直線性のよい優れた電圧制御マルチバ
イブレータを実現することができるものである。
基準電圧を補正する基準電圧発生回路を設けたことによ
り、第３および第４のトランジスタのうち、導通してい
る方のトランジスタのエミッタ電位の変動に応じて基準
電圧を補正できるので、入力の大小にかかわらず温度変
動に依存しない安定した発振出力が得られ、又、入力電
圧対発振周波数の直線性のよい優れた電圧制御マルチバ
イブレータを実現することができるものである。
第１図は本発明の一実施例における電圧制御マルチバイ
ブレータの回路図、第２図は従来例の回路図、第３図は
第２図に示す回路の主要部ａ〜ｆの信号波形図である。 １．２，３．４・・・・・・トランジスタ、５，６・・
・・・・抵抗、７・・・・・・容量素子、８，９・・・
・・・トランジスタ、１０・・・・・電流源、１１．１
２，１３，１４・・・・・・トランジスタ、１５，１６
・・・・・・電流源、１７．１８・・・・・・トランジ
スタ、１９，２０，２１・・・・・・抵抗、２２．２３
・・・・・・フリップフロップ入力端子、２４゜２５・
・・・・・フリップフロップ出力端子、２６・・・・・
・フリップフロップ回路、２７・・・・・・可変電流源
回路、２８．２９．３０・・・・・・トランジスタ、３
１，３２・・・・・・抵抗、３３・・・・・・入力端子
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
一一筋１のトランジスタ ２−一一蔦２のトランジスタ ６−−−不Ｚの抵抗 アーーー溶、！滑子 ２６−−−フリーノブフロツプｌＸ］責４２７−−−町
支電淡漂回路、 ＋８ ｚ７づ支り此シ比回路、 第２図 ÷８ 第３図 （乙と） （十８） （ｂ） （十Ｂ） （十計ＶａＥ−ＡＩ／） （こＦン −し」−１−ｆ−
ブレータの回路図、第２図は従来例の回路図、第３図は
第２図に示す回路の主要部ａ〜ｆの信号波形図である。 １．２，３．４・・・・・・トランジスタ、５，６・・
・・・・抵抗、７・・・・・・容量素子、８，９・・・
・・・トランジスタ、１０・・・・・電流源、１１．１
２，１３，１４・・・・・・トランジスタ、１５，１６
・・・・・・電流源、１７．１８・・・・・・トランジ
スタ、１９，２０，２１・・・・・・抵抗、２２．２３
・・・・・・フリップフロップ入力端子、２４゜２５・
・・・・・フリップフロップ出力端子、２６・・・・・
・フリップフロップ回路、２７・・・・・・可変電流源
回路、２８．２９．３０・・・・・・トランジスタ、３
１，３２・・・・・・抵抗、３３・・・・・・入力端子
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
一一筋１のトランジスタ ２−一一蔦２のトランジスタ ６−−−不Ｚの抵抗 アーーー溶、！滑子 ２６−−−フリーノブフロツプｌＸ］責４２７−−−町
支電淡漂回路、 ＋８ ｚ７づ支り此シ比回路、 第２図 ÷８ 第３図 （乙と） （十８） （ｂ） （十Ｂ） （十計ＶａＥ−ＡＩ／） （こＦン −し」−１−ｆ−
Claims (1)
- 差動結合された第１および第２のトランジスタのコレク
タに一端が共通の電源に接続された第１及び第２の抵抗
をそれぞれ接続し、第３のトランジスタのベースを前記
第１のトランジスタのコレクタに接続し、第４のトラン
ジスタのベースを前記第２のトランジスタのベースに接
続し、前記第３および第４のトランジスタのエミッタ間
に容量素子を結合してなる回路と、前記第３および第４
のトランジスタのうち導通している方のトランジスタよ
り前記容量素子を介して流れる電流を入力電圧或は入力
電流に対して直線的に変化させる可変電流源回路と、前
記可変電流源回路の可変電流に追随し基準電圧を補正す
る基準電圧発生回路と、前記第３および第４のトランジ
スタのエミッタ電圧と前記基準電圧とを比較する比較回
路と、前記比較回路の出力信号により出力状態を反転さ
せ、前記反転信号により前記第１および第２のトランジ
スタの導通、非導通状態を反転させるフリップフロップ
回路とを備えたことを特徴とする電圧制御マルチバイブ
レータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156441A JPS6218111A (ja) | 1985-07-16 | 1985-07-16 | 電圧制御マルチバイブレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156441A JPS6218111A (ja) | 1985-07-16 | 1985-07-16 | 電圧制御マルチバイブレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6218111A true JPS6218111A (ja) | 1987-01-27 |
| JPH0480564B2 JPH0480564B2 (ja) | 1992-12-18 |
Family
ID=15627816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60156441A Granted JPS6218111A (ja) | 1985-07-16 | 1985-07-16 | 電圧制御マルチバイブレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009511903A (ja) * | 2005-10-14 | 2009-03-19 | オリンパス・エヌ・ディー・ティー | 非破壊試験機器のためのディジタル時間可変利得回路 |
-
1985
- 1985-07-16 JP JP60156441A patent/JPS6218111A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009511903A (ja) * | 2005-10-14 | 2009-03-19 | オリンパス・エヌ・ディー・ティー | 非破壊試験機器のためのディジタル時間可変利得回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0480564B2 (ja) | 1992-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525682A (en) | Biased current mirror having minimum switching delay | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPS5995621A (ja) | 基準電圧回路 | |
| JPS5812764B2 (ja) | オンドホシヨウケイエミツタケツゴウマルチバイブレ−タカイロ | |
| KR100251576B1 (ko) | 기준 전압 발생기 | |
| US4081696A (en) | Current squaring circuit | |
| JPS6218111A (ja) | 電圧制御マルチバイブレ−タ | |
| US5838149A (en) | Voltage control means having a reduced sensitivity to temperature variations | |
| JPS6271320A (ja) | 電流制御発振器 | |
| JPH0250653B2 (ja) | ||
| JP2956781B2 (ja) | エミッタ結合マルチバイブレータ回路 | |
| JPH11340797A (ja) | 電圧制御発振器 | |
| JP2798490B2 (ja) | 発振回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPH0486118A (ja) | 電圧制御発振器 | |
| KR970007871B1 (ko) | 짝수배 주파수 발생회로 | |
| JPH0588566B2 (ja) | ||
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JPS6119223A (ja) | 集積時間決定回路装置 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2850325B2 (ja) | 基準電圧発生回路 | |
| KR930008429B1 (ko) | 가변 주파수 전압제어 발진회로 | |
| JP2551179B2 (ja) | 基準電圧発生回路 | |
| JPH02188811A (ja) | 定電流回路 | |
| JPH0535448B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |