JPS6217852A - Ｅｅｐｒｏｍのデ−タ内容保護装置 - Google Patents
Ｅｅｐｒｏｍのデ−タ内容保護装置Info
- Publication number
- JPS6217852A JPS6217852A JP60156242A JP15624285A JPS6217852A JP S6217852 A JPS6217852 A JP S6217852A JP 60156242 A JP60156242 A JP 60156242A JP 15624285 A JP15624285 A JP 15624285A JP S6217852 A JPS6217852 A JP S6217852A
- Authority
- JP
- Japan
- Prior art keywords
- data
- eeprom
- block
- blocks
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ、
Ｋｒａｓａｂｌｅ ａｎｄＰｒｏｇｒａｍｍａｂｌｅ
Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）のデータ内容保
賎装置に関する。更に詳しくは、本発明はＥＥＰＲＯＭ
にデータを書き込み中又は、書き込まれたデータを消去
中に電源がオンした場合のデータ内容の保護装置に関す
る。
Ｋｒａｓａｂｌｅ ａｎｄＰｒｏｇｒａｍｍａｂｌｅ
Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）のデータ内容保
賎装置に関する。更に詳しくは、本発明はＥＥＰＲＯＭ
にデータを書き込み中又は、書き込まれたデータを消去
中に電源がオンした場合のデータ内容の保護装置に関す
る。
（従来の技術）
ＥＥＰＲＯＭは、顧客が自由に電気的にデータの書込み
と消去が行なえる不揮発性のメモリ素子である◎このた
め、データの書換えをする場合、ＥＦｉＦＲＯＭをシス
テムに組み込んだままで行なうことができ、システムの
稼働率を低下させることなく、かつ遠隔操作で、データ
の変更が行なえるという特長がある。それ故に、例えば
多数台の機器のコントロールプログラムやデータの内容
（頻繁に書き換える必要のない内容）を、中央制御装置
からの指令により、一括して変更するような場合に応用
される。
と消去が行なえる不揮発性のメモリ素子である◎このた
め、データの書換えをする場合、ＥＦｉＦＲＯＭをシス
テムに組み込んだままで行なうことができ、システムの
稼働率を低下させることなく、かつ遠隔操作で、データ
の変更が行なえるという特長がある。それ故に、例えば
多数台の機器のコントロールプログラムやデータの内容
（頻繁に書き換える必要のない内容）を、中央制御装置
からの指令により、一括して変更するような場合に応用
される。
（発明が解決しようとする問題点）
ところで、ＥＥＰＲＯＭは、データの読み出しが高速（
２５０〜３００ ｎ ８ ）に行なえるが、データの書
込み、消去には長い時間（数ｍ８〜数１０ｍ５）を要す
る。
２５０〜３００ ｎ ８ ）に行なえるが、データの書
込み、消去には長い時間（数ｍ８〜数１０ｍ５）を要す
る。
このために、ＥＥＰＲＯＭの、あるバイトにデータを書
き込み中又は、データを消去中に電源が切れた場合、こ
の書き込み中又は消去中のバイトの内容が保証されない
という問題点がある。
き込み中又は、データを消去中に電源が切れた場合、こ
の書き込み中又は消去中のバイトの内容が保証されない
という問題点がある。
本発明の目的は、ＥＥＰＲＯＭにデータを書き込み又は
消去中に電源がオフとなっても、次の電源オン時に、確
実にその内容が復元できるＥＥＰＲＯＭのデータ内容保
護装置を実現しようとするものである。
消去中に電源がオフとなっても、次の電源オン時に、確
実にその内容が復元できるＥＥＰＲＯＭのデータ内容保
護装置を実現しようとするものである。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、少なくとも３以上
のブロックに分割され各ブロック内の同一相対番地に同
一のデータを書き込むようにしたＥＥＰＲＯＭと、との
ＥＥＰＲＯＭの動作が不安定となる電源電圧の領域にお
いてリセット信号を当該ＥＥＰＲＯＭのＣＥ端子又はＷ
Ｅ端子に印加させる回路手段と、前記ＥＥＰＲＯＭの各
ブロックの該当アドレスのデータを読み出しそれぞれの
データを比較して多数決でいずれかのデータを選択する
手段と、各ブロックからのデータのうち不一致のデータ
が検出された場合当該不一致が発生したブロックの該当
アドレスに前記選択したデータを書き込む手段とを備え
て構成されるものである。
のブロックに分割され各ブロック内の同一相対番地に同
一のデータを書き込むようにしたＥＥＰＲＯＭと、との
ＥＥＰＲＯＭの動作が不安定となる電源電圧の領域にお
いてリセット信号を当該ＥＥＰＲＯＭのＣＥ端子又はＷ
Ｅ端子に印加させる回路手段と、前記ＥＥＰＲＯＭの各
ブロックの該当アドレスのデータを読み出しそれぞれの
データを比較して多数決でいずれかのデータを選択する
手段と、各ブロックからのデータのうち不一致のデータ
が検出された場合当該不一致が発生したブロックの該当
アドレスに前記選択したデータを書き込む手段とを備え
て構成されるものである。
（笑施例）
第１図は、本発明に係る装置の一例を示す構成ブロック
図である。図において、ｌはＥＥＰＲＯＭ ２はとのＥ
ＥＰＲＯＭ １にアドレスバスＡＢ及びデータバスＤＢ
を介して結合しているマイクロプロセッサ、３及び４は
ＲＯＭ及びＲＡＭで、いずれもアドレスバスＡＢ及びデ
ータバスＤＢに結合している。
図である。図において、ｌはＥＥＰＲＯＭ ２はとのＥ
ＥＰＲＯＭ １にアドレスバスＡＢ及びデータバスＤＢ
を介して結合しているマイクロプロセッサ、３及び４は
ＲＯＭ及びＲＡＭで、いずれもアドレスバスＡＢ及びデ
ータバスＤＢに結合している。
５はシステムリセット信号発生回路で、ｇＥＰＲＯＭ
１に供給されている電源電圧を監視しており、電源電圧
のオン、オフ時あるいＨ，ＥＥＰＲＯＭ １の動作が不
安定となる電源電圧の領域において、リセット信号を出
力する。６はナントゲートで、一方の入力端にはチノプ
イネヱーイブル信号ＣＥが、他方の入力端にはシステム
リセット信号発生回路５からのリセット信号が印加され
、その出力′４けＥＥＰＲＯＭ １のチンブイネエーイ
プル（ＣＥ）端子に印加されている。このナントゲート
６は、例えばオープンコレクタのＴＴＬで構成される。
１に供給されている電源電圧を監視しており、電源電圧
のオン、オフ時あるいＨ，ＥＥＰＲＯＭ １の動作が不
安定となる電源電圧の領域において、リセット信号を出
力する。６はナントゲートで、一方の入力端にはチノプ
イネヱーイブル信号ＣＥが、他方の入力端にはシステム
リセット信号発生回路５からのリセット信号が印加され
、その出力′４けＥＥＰＲＯＭ １のチンブイネエーイ
プル（ＣＥ）端子に印加されている。このナントゲート
６は、例えばオープンコレクタのＴＴＬで構成される。
ＫＫＰＲＯＭ １は、第２図に示すようにＮ個（Ｎ≧３
）（この例では３分割）のブロックＢｌ、 Ｂ２． Ｂ
３に分割されており、各ブロック内の同一相対番地には
、同一のデータが書き込まれるように構成されている。
）（この例では３分割）のブロックＢｌ、 Ｂ２． Ｂ
３に分割されており、各ブロック内の同一相対番地には
、同一のデータが書き込まれるように構成されている。
マイクロプロセッサ２において、２１はＥＥＰＲＯＭｌ
からのデータを読み出す場合において、各ブロックＢｌ
、 Ｂ２． Ｂ３の対応する番地の全てのデータを読み
、多数決でいずれかのブロックのデータを選択する手段
である。また、２２は各ブロックＢｌ 、 Ｂ２゜Ｂ３
の各データにおいて、不一致データが検出された時、不
一致が発生したブロックの該当アドレスに選択したデー
タを書込む手段である。
からのデータを読み出す場合において、各ブロックＢｌ
、 Ｂ２． Ｂ３の対応する番地の全てのデータを読み
、多数決でいずれかのブロックのデータを選択する手段
である。また、２２は各ブロックＢｌ 、 Ｂ２゜Ｂ３
の各データにおいて、不一致データが検出された時、不
一致が発生したブロックの該当アドレスに選択したデー
タを書込む手段である。
このように構成した装置の動作を次に説明する。
電源投入時あるいは切断時において、ＫＥＦＲＯＭｌの
電源電圧が規定値に満たない領域では、リセット信号発
生回路５からリセット信号が出力され、これがナントゲ
ート６を介してＥＥＰＲＯＭ １のＣＩ＋端子に印加さ
れる。これＫよって、ＥＥＰＲＯＭ １は、電源投入・
切断の過渡時にＣＥ端子にクランプがかかわ、誤ったデ
ータの書き込みを防止することができる。
電源電圧が規定値に満たない領域では、リセット信号発
生回路５からリセット信号が出力され、これがナントゲ
ート６を介してＥＥＰＲＯＭ １のＣＩ＋端子に印加さ
れる。これＫよって、ＥＥＰＲＯＭ １は、電源投入・
切断の過渡時にＣＥ端子にクランプがかかわ、誤ったデ
ータの書き込みを防止することができる。
第３図及び第４図は、ＥＥＰＲＯＭ １にデータを書き
込み中又は、消去中に電源がオフとなり、その後電源が
オンとなった場合、マイクロプロセッサ２が行なう動作
のサブルーチンの一例を示すフローチャートで、第３図
はリード（ＲＥＡＤ ）、第４図（ＷＲＩＴＫ ）時を
それぞれ示している。
込み中又は、消去中に電源がオフとなり、その後電源が
オンとなった場合、マイクロプロセッサ２が行なう動作
のサブルーチンの一例を示すフローチャートで、第３図
はリード（ＲＥＡＤ ）、第４図（ＷＲＩＴＫ ）時を
それぞれ示している。
第３図、リード時において、マイクロプロセッサ２は、
はじめＫ ＫＥＰＲＯＭ １のブロックＢ１から該当ア
ドレスのデータを読み出し、ＲＡＭ ４に設けたサブル
ーチン用作業領域ＲＢＩに入れる６また、同様に、ＥＥ
ＰＲＯＭ １のブロックＢ２．Ｂ３の該当アドレスから
データをそれぞれ読み出し、ＲＡＭ ４のサブルーチン
用作業領域ＲＢ２ 、 ＲＢ３にそれぞれ入れる（ステ
ップ１〜ステツプ３）。次にＲＡＭ ４の各作業領域Ｒ
ＢＩ 、 ＲＥ２ 、 ＲＢ３に入れた各データＤＩ、
ＤスＤ３をそれぞれ比較する（ステップ４〜ステツプ７
）。
はじめＫ ＫＥＰＲＯＭ １のブロックＢ１から該当ア
ドレスのデータを読み出し、ＲＡＭ ４に設けたサブル
ーチン用作業領域ＲＢＩに入れる６また、同様に、ＥＥ
ＰＲＯＭ １のブロックＢ２．Ｂ３の該当アドレスから
データをそれぞれ読み出し、ＲＡＭ ４のサブルーチン
用作業領域ＲＢ２ 、 ＲＢ３にそれぞれ入れる（ステ
ップ１〜ステツプ３）。次にＲＡＭ ４の各作業領域Ｒ
ＢＩ 、 ＲＥ２ 、 ＲＢ３に入れた各データＤＩ、
ＤスＤ３をそれぞれ比較する（ステップ４〜ステツプ７
）。
ここではデータがＤ１〜Ｄ３ の３個の場合であり、こ
のステップ４〜ステツプ７で多数決によりいずれかのデ
ータが選択される。すなわち、ステップ４において、Ｄ
Ｉ ＝ Ｄ２＝ Ｄ３であれば（ｙｅｓの場合）、例え
ばデータＤ１を選択し、リードデータとして出力する（
ステップ８）。
のステップ４〜ステツプ７で多数決によりいずれかのデ
ータが選択される。すなわち、ステップ４において、Ｄ
Ｉ ＝ Ｄ２＝ Ｄ３であれば（ｙｅｓの場合）、例え
ばデータＤ１を選択し、リードデータとして出力する（
ステップ８）。
また、ステップ５において、Ｄ１＝Ｄ２ＮＤ３であれば
（ｙｅｓの場合）、例えばデータＤ１を選択し、これを
リードデータとして出力する（ステップ９）。続いて、
データＤＩ、Ｄ２ とは異なったデータＤ３が読み出さ
れ九ＥＥＰＲＯＭ １のブロックＢ３の該当アドレス
に、選択したデータＤ１を書き込む（ステップ１０）。
（ｙｅｓの場合）、例えばデータＤ１を選択し、これを
リードデータとして出力する（ステップ９）。続いて、
データＤＩ、Ｄ２ とは異なったデータＤ３が読み出さ
れ九ＥＥＰＲＯＭ １のブロックＢ３の該当アドレス
に、選択したデータＤ１を書き込む（ステップ１０）。
ステップ６において、ＤＩ（Ｄ２＝Ｄ３であれば、デー
タＤ２を選択し、これをリードデータとして出力すると
ともＫ、ブロックＢ１の該当アドレスに選択したデータ
Ｄ２を書き込む（ステップ１１．１２）。また、ステッ
プ７において、Ｄ２’ｑ Ｄｉ ＝ Ｄ３であれば、デ
ータＤ１を選択し、これをリードデータとして出力する
とともに、ブロックＢ２の該当アドレスに選択したデー
タＤ１を書き込む（ステップ１３ 、 １４ ）。
タＤ２を選択し、これをリードデータとして出力すると
ともＫ、ブロックＢ１の該当アドレスに選択したデータ
Ｄ２を書き込む（ステップ１１．１２）。また、ステッ
プ７において、Ｄ２’ｑ Ｄｉ ＝ Ｄ３であれば、デ
ータＤ１を選択し、これをリードデータとして出力する
とともに、ブロックＢ２の該当アドレスに選択したデー
タＤ１を書き込む（ステップ１３ 、 １４ ）。
ステップ７においで、”Ｎｏ”の場合、すなわち、ＤＩ
’４Ｄ２−（Ｄ３の場合、ライトサブルーチンにおいて
、書き込みが順序が最初であるところのブロック（例え
ばブロックＢｌ ）からの読み出しデータＤ１が、正し
いデータであるとし、これを選択し、このデータＤ１を
ブロックＢ２．Ｂ３の該当アドレスに書き込む（ステラ
Ｊ／７’ １５゜１６）。
’４Ｄ２−（Ｄ３の場合、ライトサブルーチンにおいて
、書き込みが順序が最初であるところのブロック（例え
ばブロックＢｌ ）からの読み出しデータＤ１が、正し
いデータであるとし、これを選択し、このデータＤ１を
ブロックＢ２．Ｂ３の該当アドレスに書き込む（ステラ
Ｊ／７’ １５゜１６）。
上記の動作において、ステップ１〜ステツプ９、ステッ
プ１１．ステップ１３およびステップ１５は、マイクロ
プロセッサ２ 内のデータ選択手段２１ がおこない
、また、ステップ １０，１２゜１４ 、 １６は、デ
ータ書き込み手段２２がおこなう。
プ１１．ステップ１３およびステップ１５は、マイクロ
プロセッサ２ 内のデータ選択手段２１ がおこない
、また、ステップ １０，１２゜１４ 、 １６は、デ
ータ書き込み手段２２がおこなう。
第４図〆、ライト時において、マイクロプロセッサ２は
、ＥＥＰＲＯＭ １のブロックＢ１から順番に、書き
込み時間に必要な時間だけ待って、ブロックＺ Ｂ２
． ブロックＢ３ にデータがを書き込む。
、ＥＥＰＲＯＭ １のブロックＢ１から順番に、書き
込み時間に必要な時間だけ待って、ブロックＺ Ｂ２
． ブロックＢ３ にデータがを書き込む。
なお、上記の実施例ではナントゲート６の出力をＥＥＰ
ＲＯＭ １のＣＥ端子に印加するようにしたものである
が、ナントゲート６の一方にライトイネエーブル信号Ｗ
Ｅを印加し、ナントゲート６の出力をＫＥＰＲＯＭ １
のＷＥ端子に印加するようにしてもよい。
ＲＯＭ １のＣＥ端子に印加するようにしたものである
が、ナントゲート６の一方にライトイネエーブル信号Ｗ
Ｅを印加し、ナントゲート６の出力をＫＥＰＲＯＭ １
のＷＥ端子に印加するようにしてもよい。
また、電源オン時、 ＥＥＰＲＯＭ １の内容を全て読
み出し、定常状態におけるリード動作は全てＲＡＭ４上
で行す１／１、ライト動作ｉＪ ＲＡＭ ４とＥＥＰＲ
ＯＭ １の全てに書き込むようにしてもよい。
み出し、定常状態におけるリード動作は全てＲＡＭ４上
で行す１／１、ライト動作ｉＪ ＲＡＭ ４とＥＥＰＲ
ＯＭ １の全てに書き込むようにしてもよい。
また、ＥＫＦＲＯＭ １を３以上の更に多数個のブロッ
クに分割するようにしてもよく、この場合、各ブロック
から読み出した該当アドレスのデータＤＩ 、Ｄ２．Ｄ
３・・・は、多数決により（Ｄｌ。
クに分割するようにしてもよく、この場合、各ブロック
から読み出した該当アドレスのデータＤＩ 、Ｄ２．Ｄ
３・・・は、多数決により（Ｄｌ。
Ｄ２ 、Ｄ３・・・のうち等しいデータが最も多いもの
）ひとつのデータが選択される。
）ひとつのデータが選択される。
（発明の効果）
以上説明したように、本発明に係る装置は、ＥＥＰＲＯ
Ｍにデータを書き込み又は消去中に電源がオフとなった
としても、次の電源オン時には正しいデータが選択され
当該データがＥＥＰＲＯＭの各ブロックに書き込まれる
ようになっている。従って、本発明によれば、電源オン
時に確実に正しいデータを復元できるＥＥＰＲＯＭのデ
ータ内容保護装置が実現できる。
Ｍにデータを書き込み又は消去中に電源がオフとなった
としても、次の電源オン時には正しいデータが選択され
当該データがＥＥＰＲＯＭの各ブロックに書き込まれる
ようになっている。従って、本発明によれば、電源オン
時に確実に正しいデータを復元できるＥＥＰＲＯＭのデ
ータ内容保護装置が実現できる。
第１図は本発明に係る装置の一例を示す構成ブロック図
、第２図はＥＥＰＲＯＭ １の構成説明図、第３図及び
第４図はマイクロプロセッサが行なう動作のサブルーチ
ンの一例を示すフローチャートである。 １・・・ＫＩＦＲＯＭ、 ２・・・マイクロプロセッ
サ、３・・・ＲＯＭ、４・・・ＲＡＭ、５・・・リセッ
ト信号発生回路、６・・・ナントゲート、２１・・・デ
ータ選択手段、２２・・・データ書込み手段。 尭 奪 ＃ 第４図
、第２図はＥＥＰＲＯＭ １の構成説明図、第３図及び
第４図はマイクロプロセッサが行なう動作のサブルーチ
ンの一例を示すフローチャートである。 １・・・ＫＩＦＲＯＭ、 ２・・・マイクロプロセッ
サ、３・・・ＲＯＭ、４・・・ＲＡＭ、５・・・リセッ
ト信号発生回路、６・・・ナントゲート、２１・・・デ
ータ選択手段、２２・・・データ書込み手段。 尭 奪 ＃ 第４図
Claims (1)
- 少なくとも３以上のブロックに分割され各ブロック内
の同一相対番地に同一のデータを書き込むようにしたＥ
ＥＰＲＯＭと、このＥＥＰＲＯＭの動作が不安定となる
電源電圧の領域においてリセット信号を当該ＥＥＰＲＯ
ＭのＣＥ端子又はＷＥ端子に印加させる回路手段と、前
記ＥＥＰＲＯＭの各ブロックの該当アドレスのデータを
読み出しそれぞれのデータを比較して多数決でいずれか
のデータを選択する手段と、各ブロックからのデータの
うち不一致のデータが検出された場合当該不一致が発生
したブロックの該当アドレスに前記選択したデータを書
き込む手段とを備えたＥＥＰＲＯＭのデータ内容保護装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156242A JPS6217852A (ja) | 1985-07-16 | 1985-07-16 | Ｅｅｐｒｏｍのデ−タ内容保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156242A JPS6217852A (ja) | 1985-07-16 | 1985-07-16 | Ｅｅｐｒｏｍのデ−タ内容保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6217852A true JPS6217852A (ja) | 1987-01-26 |
Family
ID=15623480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60156242A Pending JPS6217852A (ja) | 1985-07-16 | 1985-07-16 | Ｅｅｐｒｏｍのデ−タ内容保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6217852A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349860A (ja) * | 1986-08-19 | 1988-03-02 | Mitsubishi Electric Corp | Ｅ↑２ｐｒｏｍ使用方式 |
| JPH028902A (ja) * | 1988-06-28 | 1990-01-12 | Yaskawa Electric Mfg Co Ltd | サーボシステムの停電時のためのデータ記憶方法 |
| JPH04121897A (ja) * | 1990-09-12 | 1992-04-22 | Mitsubishi Electric Corp | 電気的消去可能プログラマブル読出し専用メモリ |
| JPH04145596A (ja) * | 1990-10-08 | 1992-05-19 | Fuji Photo Film Co Ltd | メモリカードにおけるデータ管理方式 |
| EP0753815A2 (de) * | 1995-07-11 | 1997-01-15 | TEMIC TELEFUNKEN microelectronic GmbH | Verfahren zum selbsttätigen Erkennen und Korrigieren eines ungültigen Datensatzes und System zu seiner Durchführung |
| JPH1027035A (ja) * | 1996-07-12 | 1998-01-27 | Fujitsu Ltd | 情報処理装置 |
| US7577012B2 (en) | 2006-07-25 | 2009-08-18 | Seiko Epson Corporation | Ferroelectric memory device, method for driving ferroelectric memory device, electronic apparatus, and method for driving electronic apparatus |
| JP2011248654A (ja) * | 2010-05-27 | 2011-12-08 | Mitsutoyo Corp | 情報処理方法 |
-
1985
- 1985-07-16 JP JP60156242A patent/JPS6217852A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349860A (ja) * | 1986-08-19 | 1988-03-02 | Mitsubishi Electric Corp | Ｅ↑２ｐｒｏｍ使用方式 |
| JPH028902A (ja) * | 1988-06-28 | 1990-01-12 | Yaskawa Electric Mfg Co Ltd | サーボシステムの停電時のためのデータ記憶方法 |
| JPH04121897A (ja) * | 1990-09-12 | 1992-04-22 | Mitsubishi Electric Corp | 電気的消去可能プログラマブル読出し専用メモリ |
| JPH04145596A (ja) * | 1990-10-08 | 1992-05-19 | Fuji Photo Film Co Ltd | メモリカードにおけるデータ管理方式 |
| EP0753815A2 (de) * | 1995-07-11 | 1997-01-15 | TEMIC TELEFUNKEN microelectronic GmbH | Verfahren zum selbsttätigen Erkennen und Korrigieren eines ungültigen Datensatzes und System zu seiner Durchführung |
| EP0753815A3 (de) * | 1995-07-11 | 1997-07-23 | Telefunken Microelectron | Verfahren zum selbsttätigen Erkennen und Korrigieren eines ungültigen Datensatzes und System zu seiner Durchführung |
| US5812565A (en) * | 1995-07-11 | 1998-09-22 | Temic Telefunken Micro-Electric Gmbh | Method for automatic recognition and correction of an invalid data set and system for carrying out the method |
| JPH1027035A (ja) * | 1996-07-12 | 1998-01-27 | Fujitsu Ltd | 情報処理装置 |
| US7577012B2 (en) | 2006-07-25 | 2009-08-18 | Seiko Epson Corporation | Ferroelectric memory device, method for driving ferroelectric memory device, electronic apparatus, and method for driving electronic apparatus |
| JP2011248654A (ja) * | 2010-05-27 | 2011-12-08 | Mitsutoyo Corp | 情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812675A (en) | Security element circuit for programmable logic array | |
| JP2582439B2 (ja) | 書き込み可能な半導体記憶装置 | |
| DE2908691C2 (ja) | ||
| JPS61242400A (ja) | 電気的に消去可能なメモリヘデータを記憶する方法および装置 | |
| US6469932B2 (en) | Memory with row redundancy | |
| US5793676A (en) | Nonvolatile memory device having sectors of selectable size and number | |
| JPS6217852A (ja) | Ｅｅｐｒｏｍのデ−タ内容保護装置 | |
| JPS6284495A (ja) | 半導体記憶装置 | |
| JP3578175B2 (ja) | メモリワードの管理回路 | |
| JP3542637B2 (ja) | 電流測定方法及びマイクロコントローラシステム | |
| US5841957A (en) | Programmable I/O remapper for partially defective memory devices | |
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| JPH04256145A (ja) | 集積回路装置 | |
| JPS639320B2 (ja) | ||
| JP3335728B2 (ja) | プログラマブルコントローラ | |
| JPH01232452A (ja) | ワンチッププロセッサ | |
| JPH02108299A (ja) | 半導体メモリ装置 | |
| JPS6047664B2 (ja) | 情報処理装置 | |
| KR100186418B1 (ko) | 램의 에러 체크방법 | |
| JPS6140652A (ja) | メモリの書込み保護方法及び回路 | |
| CN1105976C (zh) | 装有非易失性存储器的单芯片微算机 | |
| JPH0511806B2 (ja) | ||
| JPH0344894A (ja) | 半導体不揮発性メモリ装置 | |
| JPH05347096A (ja) | マルチポートｒａｍ | |
| JPH0253299A (ja) | 半導体メモリ装置 |