KR100186418B1 - 램의 에러 체크방법 - Google Patents
램의 에러 체크방법 Download PDFInfo
- Publication number
- KR100186418B1 KR100186418B1 KR1019960018020A KR19960018020A KR100186418B1 KR 100186418 B1 KR100186418 B1 KR 100186418B1 KR 1019960018020 A KR1019960018020 A KR 1019960018020A KR 19960018020 A KR19960018020 A KR 19960018020A KR 100186418 B1 KR100186418 B1 KR 100186418B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- ram
- cell
- check
- error
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명은 램의 에러 체크방법에 관한 것으로, 종래에는 어드레스를 일방적으로 지정하고 해당하는 셀에 데이타를 쓰고 읽어들여 각 셀의 비트동작 상태만 체크함에 따라 체크가 가능하였으나 어드레스 디코드에 관계없이 동작할 수 있기때문에 오류를 범하게 되는 문제점이 있다. 따라서 본 발명은 초기에 셀의 각각 비트동작을 체크함과 아울러 어드레스 라인 디코드상태를 체크하여 시스템의 오동작을 미연에 방지할 수 있도록 한다.
Description
제1도는 종래 램(RAM)의 에러 체크방법에 대한 동작흐름도.
제2도는 본 발명 램의 에러 체크방법에 대한 동작 흐름도.
본 발명은 램(RAM)을 사용하는 시스템에서 초기화시에 램 상태를 체크하여 시스템이 오동작하는 것을 방지하기 위한 에러 체크방법에 관한 것으로, 특히 어드레스 라인 디코드 상태를 체크하는 단계를 추가하여 램상태를 체크하는 램의 에러 체크방법에 관한 것이다.
종래 램(RAM)의 에러 체크방법은, 제1도에 도시된 바와같이, 시스템의 파워 '온'시에 입출력포트를 초기화한 후 초기 램의 어드레스를 지정하는 제1단계와; 상기 제1단계에서 지정한 어드레스에 셀의 각 비트동작을 체크하기 위하여 55Hex와 AA Hex를 쓰고 읽어내어 정상적인지를 체크하는 제2단계와; 상기 제2단계에서 체크결과 비정상적이면 램 에러로 판단하고 정상적이면 초기에 지정한 어드레스를 클리어한 후 어드레스를 하나 증가시키는 제3단계와; 상기 제3단계에서 증가시킨 어드레스와 마지막 어드레스와 비교하여 일치하면 에러체크를 종료하고 일치하지 않으면 상기 제2단계로 진행하여 셀 체크동작을 행하는 제4단계로 이루어진다.
이와같이 각 단계로 이루어진 종래의 기술에 대하여 첨부한 도면 제1도에 의거하여 살펴보면 다음과 같다.
먼저, 램을 사용하는 시스템의 파워를 '온'하면 씨피유는 각각의 입출력포트들을 초기화하고 프로그램이 런닝(Running)할 수 있도록 램 체크 및 클리어동작을 행한다.
즉, 초기 램의 어드레스를 지정하고, 셀의 각각 비트동작을 체크하기 위하여 상기에서 지정된 어드레스에 해당하는 셀에 각 비트를 온/오프하는 코드인 55 Hex와 AA Hex를 써넣는다.
이후에 셀이 정상동작을 하는지 아니면 에러가 발생하는지를 체크하기 위하여 지정된 어드레스에 써넣은 비트값인 55 Hex와 AA Hex를 읽어들인다.
상기 지정된 어드레스에 읽어들인 비트값인 써넣을때와 같은 값인 55 Hex와 AA Hex이면 정상적이라고 확인하고 램을 클리어하고, 읽어들인 비트값이 써넣을때와 다른 값이 읽혀지면 이는 에러가 발생한 것으로 램 에러로 판단한다.
그리고, 상기에서 정상적이라고 판단하고 클리어함으로써 첫번째 셀을 초기화하고 다음 셀로 가기위하여 어드레스를 하나 증가시킨다.
이렇게 증가시킨 어드레스에 대응하는 셀에 대하여 상기 55 Hex와 AA Hex를 라이트(write) 및 리드(read)하여 램을 가지고 있는 전 영역을 모두 체크한다.
이렇게 체크하다가 증가된 어드레스와 램의 마지막 어드레스와 일치하면 체크동작을 완료하고, 일치하지 않으면 상기의 동작을 계속해서 실행한다.
그러나, 상기에서와 같은 종래기술에서는 어드레스를 일방적으로 지정하고 해당하는 셀에 데이타를 쓰고 읽어들여 각 셀의 비트동작 상태만 체크함에 따라 체크가 가능하였으나 어드레스 디코드에 관계없이 동작할 수 있기때문에 오류를 범하게 된다.
예를들어, 지정 어드레스가 00100001 B(8비트 어드레스의 이진수 숫자임)이고 실제 어드레스가 00000001B인 경우 b5가 쇼트(short), 오픈(open), 입력게이트 손상등의 원인으로 정상적으로 동작하지 않는다. 이 경우 지정 어드레스를 선택하고 라이트(write)및 리드(read)를 수행하여도 셀은 이상이 없기때문에 정상적으로 표시되는 결과를 초래하게 되는 문제점이 있다.
따라서, 본 발명의 목적은 초기에 셀의 각각 비트동작을 체크함과 아울러 어드레스 라인 디코드상태를 체크하여 시스템의 오동작을 미연에 방지할 수 있도록 한 램의 에러 체크방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명 램의 에러 체크방법은, 제2도에 도시한 바와 같이, 시스템 초기화 이후에 지정된 어드레스에 해당하는 셀에 55 Hex와 AA Hex를 라이트 및 리드하여 셀의 각 비트동작이 정상적인지 아닌지를 체크하는 제1단계와; 상기 제1단계에서 비정상적이면 램 에러로 판단하고 정상적이면 어드레스를 클리어한 후 어드레스를 하나씩 증가시켜 마지막까지 셀을 체크하는 제2단계와; 상기 제2단계에서 마지막 어드레스까지 셀 체크를 완료하게 되면 다시 초기의 어드레스와 초기의 어드레스+2n까지 증가시켜 '0'부터 'n'까지 라이트하는 제3단계와; 상기 제3단계에서 라이트완료시 램을 다시 초기화하고 각각의 어드레스에서 이전에 라이트했던 값을 읽어들여 두 어드레스값을 비교하여 다르면 램 어드레스 디코드 에러로 판단하고 같으면 램체크를 종료하는 제4단계로 이루어진다.
이와같이 각 단계로 이루어진 본 발명 램의 에러 체크방법에 대한 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.
램을 사용하는 시스템의 파워를 '온'하면 씨피유는 각각의 입출력포트들을 초기화하고 프로그램의 런닝(Running)할 수 있도록 램 체크 및 클리어동작을 행한다.
즉, 초기 램의 어드레스를 지정하고, 셀의 각각 비트동작을 체크하기 위하여 상기에서 지정된 어드레스에 해당하는 셀에 각 비트를 온/오프하는 코드인 55 Hex와 AA Hex를 써 넣는다.
이후에 셀이 정상동작을 하는지 아니면 에러가 발생하는지를 체크하기 위하여 지정된 어드레스에 써넣은 비트값인 55 Hex와 AA Hex를 읽어 들인다.
상기 지정된 어드레스에 읽어들인 비트값인 써넣을때와 같은 값인 55 Hex와 AA Hex이면 정상적이라고 확인하고 램을 클리어하고, 읽어들인 비트값이 써넣을때와 다른 값이 읽혀지면 이는 에러가 발생한 것으로 램 에러로 판단한다.
그리고, 상기에서 정상적이라고 판단하고 클리어함으로써 첫번째 셀을 초기화하고 다음 셀로 가기위하여 어드레스를 하나 증가시킨다.
이렇게 증가시킨 어드레스에 대응하는 셀에 대하여 상기 55 Hex와 AA Hex를 라이트(write) 및 리드(read)하여 램이 가지고 있는 전 영역을 모두 체크한다.
이렇게 체크하다가 증가된 어드레스와 램의 마지막 어드레스와 일치하지 않으면 상기의 동작을 계속해서 실행하고, 일치하면 초기 램의 어드레스를 지정하고 이곳에 초기 어드레스를 가르키는 '0(20)'을 라이트한다.
다음에는 초기 어드레스+21에 해당하는 어드레스에 첫번째 어드레스를 가르키는 '1'을 라이트하고, 다시 초기 어드레스+22에 해당하는 어드레스에는 '2'를 라이트하는 방식으로 램 어드레스의 각 비트를 21, 22,...., 2n에 해당하는 어드레스까지 초기 어드레스의 라이트값인 '0'부터 마지막 어드레스의 라이트값인 'n'까지 라이트한다.
이때 n은 램 어드레스 최대비트수-1에 해당하는 수를 갖는다. 그리고 16비트인 경우 20=0001H, 21=0002H, 22=0004H, 23=0008H.... 이다.
이렇게하여 해당 어드레스에 라이트가 끝나면 다시 램의 어드레스를 초기화하고 지정한 어드레스에 라이트한 값과 실제의 어드레스 값을 비교한다.
비교결과, 지정한 어드레스 값이 실제의 어드레스 값과 다를 경우 램 어드레스 디코드 에러로 판단하여 처리하고, 같을 경우 마지막 어드레스까지 상기의 동작을 반복한 후 체크동작을 종료한다.
이상에서 상세히 설명한 바와 같이 본 발명은 초기에 램의 셀 체크 및 램 어드레스 디코드 체크를 명확히 실시하여 시스템에서 발생할 수 있는 오동작을 미연에 방지하도록 한 효과가 있다.
Claims (2)
- 시스템 초기화 이후에 지정된 어드레스에 해당하는 셀에 55 Hex와 AA Hex를 라이트 및 리드하여 셀의 각 비트동작이 정상적인지 아닌지를 체크하는 제1단계와; 상기 제1단계에서 비정상적이면 램 에러로 판단하고 정상적이면 어드레스를 클리어한 후 어드레스를 하나씩 증가시켜 마지막까지 셀을 체크하는 제2단계와; 상기 제2단계에서 마지막 어드레스까지 셀 체크를 완료하게 되면 다시 초기의 어드레스와 초기의 어드레스+2n까지 증가시켜 '0'부터 'n'까지 라이트하는 제3단계와; 상기 제3단계에서 라이트완료시 램을 다시 초기화하고 각각의 어드레스에서 이전에 라이트했던 값을 읽어들여 두 어드레스값을 비교하여 다르면 램 어드레스 디코드 에러로 판단하고 같으면 램체크를 종료하는 제4단계로 이루어짐을 특징으로 하는 램의 에러 체크방법.
- 제1항에 있어서, n은 램 어드레스 최대비트수보다 하나 적은 수(램 어드레스 최대 비트수-1)임을 특징으로 하는 램의 에러 체크방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960018020A KR100186418B1 (ko) | 1996-05-27 | 1996-05-27 | 램의 에러 체크방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960018020A KR100186418B1 (ko) | 1996-05-27 | 1996-05-27 | 램의 에러 체크방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970076886A KR970076886A (ko) | 1997-12-12 |
| KR100186418B1 true KR100186418B1 (ko) | 1999-04-15 |
Family
ID=19459826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960018020A KR100186418B1 (ko) | 1996-05-27 | 1996-05-27 | 램의 에러 체크방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100186418B1 (ko) |
-
1996
- 1996-05-27 KR KR1019960018020A patent/KR100186418B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970076886A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4044339A (en) | Block oriented random access memory | |
| US20060140027A1 (en) | Semiconductor memory device and method of operating the same | |
| KR20040098642A (ko) | 멀티레벨 메모리를 제공하는 방법, 이 방법을 프로세서기반 시스템으로 하여금 수행하도록 하는 인스트럭션을저장하는 매체를 포함하는 제품 및 멀티레벨 메모리 | |
| US5935258A (en) | Apparatus for allowing data transfers with a memory having defective storage locations | |
| WO1994022085A1 (en) | Fault tolerant memory system | |
| US4368532A (en) | Memory checking method | |
| JP2669303B2 (ja) | ビットエラー訂正機能付き半導体メモリ | |
| JP3578175B2 (ja) | メモリワードの管理回路 | |
| US6532529B1 (en) | Microcomputer including flash memory overwritable during operation and operating method thereof | |
| KR20050076156A (ko) | 플래시 메모리의 데이터 복구 장치 및 방법 | |
| KR100186418B1 (ko) | 램의 에러 체크방법 | |
| US5450366A (en) | IC memory card | |
| KR100855994B1 (ko) | 플래시 메모리 장치 및 그 구동방법 | |
| US6535442B2 (en) | Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same | |
| US5058068A (en) | Redundancy circuit with memorization of output contact pad position | |
| US5446873A (en) | Memory checker | |
| JPS6217852A (ja) | Ｅｅｐｒｏｍのデ−タ内容保護装置 | |
| WO2000010089A1 (en) | Content addressable memory addressable by redundant form input data | |
| US4514847A (en) | Key storage error processing system | |
| JPS6129024B2 (ko) | ||
| JP3866345B2 (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
| US5619714A (en) | Microcomputer having an instruction decoder with a fixed area and a rewritable area | |
| JPS623520B2 (ko) | ||
| CN115223614A (zh) | 存储器件刷新方法及系统 | |
| US6507884B1 (en) | Microcomputer with multiple memories for storing data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061129 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |