JPS62174863A - マルチプロセツサシステムにおける時刻同期方式 - Google Patents
マルチプロセツサシステムにおける時刻同期方式Info
- Publication number
- JPS62174863A JPS62174863A JP61017124A JP1712486A JPS62174863A JP S62174863 A JPS62174863 A JP S62174863A JP 61017124 A JP61017124 A JP 61017124A JP 1712486 A JP1712486 A JP 1712486A JP S62174863 A JPS62174863 A JP S62174863A
- Authority
- JP
- Japan
- Prior art keywords
- time synchronization
- time
- time synchronizing
- cpu
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000700 radioactive tracer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野Ｊ
本発明は、マルチプロセッサシステムに関し、特にマル
チプロセッサシステムにおける時刻同期方式に関する。
チプロセッサシステムにおける時刻同期方式に関する。
マルチプロセッサシステムにおける時刻同期方式の従来
技術について、図面勿参照して説明する。
技術について、図面勿参照して説明する。
第２図ｔａマルチプロセッサシステムにおける従来の時
刻同期方式の一例？説明するための処理装置の構成図で
ある。
刻同期方式の一例？説明するための処理装置の構成図で
ある。
マルチプロセッサ方式の処理装置２０は、時刻同期制御
プロセッサ２１お工ひ一般プロセッサ２２゜２３．２４
より構成され、各プロセッサはシステムバス２５によっ
て接続されている。時刻同期制御プロセッサ２１におい
て、同期処理ｆｆｉ構２１１が一定時間毎に時刻同期信
号送信タスク２１２を起動し、バス通信機構２１３ケ通
して、システムバス２５へ時刻同期信号？送信する。
プロセッサ２１お工ひ一般プロセッサ２２゜２３．２４
より構成され、各プロセッサはシステムバス２５によっ
て接続されている。時刻同期制御プロセッサ２１におい
て、同期処理ｆｆｉ構２１１が一定時間毎に時刻同期信
号送信タスク２１２を起動し、バス通信機構２１３ケ通
して、システムバス２５へ時刻同期信号？送信する。
一般プロセッサ２２のバス辿侶慎構２２１はシステムバ
ス２５ニジ時刻同期信号？受信すると時刻同期信号受信
タスク２２３全処理待ちキュー２２２に登録し、該タス
クが実行されると時刻が設定され同期がとられる。一般
プロセッサ２３及び一般プロセッサ２４も一般プロセッ
サ２１と同様にして時刻が設定され同期がとられる。
ス２５ニジ時刻同期信号？受信すると時刻同期信号受信
タスク２２３全処理待ちキュー２２２に登録し、該タス
クが実行されると時刻が設定され同期がとられる。一般
プロセッサ２３及び一般プロセッサ２４も一般プロセッ
サ２１と同様にして時刻が設定され同期がとられる。
（発明が解決しようとする問題点Ｊ
上述し之従来のマルチプロセッサシステムにおける時刻
同期方式は、一般プロセッサ側において時刻同期信号？
受信すると、一度、処理待ちキ−に時刻同期信号受信タ
スクケ登録するため、この処理待ちキューにすでに多く
の一般タスクが登録され処理待ちの状態である場合、時
刻同期信号受信タスクの実行は、先に登録済の一般タス
クの後となり１時刻同期制御プロセッサの同期指示時刻
ト、一般プロセッサにおいて時刻同期信号受信タスクが
実行される時刻には、処理待ち状態にある一般タスクの
実行時間分のずれが生じるので、正確な時刻設定が出来
ないという問題点がある。
同期方式は、一般プロセッサ側において時刻同期信号？
受信すると、一度、処理待ちキ−に時刻同期信号受信タ
スクケ登録するため、この処理待ちキューにすでに多く
の一般タスクが登録され処理待ちの状態である場合、時
刻同期信号受信タスクの実行は、先に登録済の一般タス
クの後となり１時刻同期制御プロセッサの同期指示時刻
ト、一般プロセッサにおいて時刻同期信号受信タスクが
実行される時刻には、処理待ち状態にある一般タスクの
実行時間分のずれが生じるので、正確な時刻設定が出来
ないという問題点がある。
〔問題点ケ解決するための手段Ｊ
本発明のマルチプロセッサシステムにおける時刻同期方
式は、上述した問題点勿解決するため、時刻同期制御プ
ロセッサの有する時刻四期憬十河が一定時間毎にＣＰＵ
に割込み、時刻同期信号送信タスク全起動させ、システ
ムバス？介して複数の一般プロセッサの有する時刻同期
信号受信機構に時刻同期信号ケ送信し、この時刻同期信
号會受信した一般プロセッサの時刻同期信号受信機構は
該プロセッサのＣＰＵに割込み時刻同期信号受信タスク
？起動させることによって、時刻同期処理を行なう。
式は、上述した問題点勿解決するため、時刻同期制御プ
ロセッサの有する時刻四期憬十河が一定時間毎にＣＰＵ
に割込み、時刻同期信号送信タスク全起動させ、システ
ムバス？介して複数の一般プロセッサの有する時刻同期
信号受信機構に時刻同期信号ケ送信し、この時刻同期信
号會受信した一般プロセッサの時刻同期信号受信機構は
該プロセッサのＣＰＵに割込み時刻同期信号受信タスク
？起動させることによって、時刻同期処理を行なう。
〔実施例ｊ
次に本発明について、図面？参照して説明する。
第１図は、本発明の一実施例？示すブロック図である。
マルチプロセッサ方式の処理装置１０は時刻同期制御プ
ロセッサ１２お工び一般プロセッサ１３．１４．１５！
シ構成され、各プロセッサはシステムバス１１によって
接続されており、また、時刻同期制御プロセッサ１２は
、バス通信機構１２１とＵＰＬＩ １２２と時刻同期機
構１２３工り成り、一般プロセッサ１３．１４．１５は
バス通信機構１３１，１４１，１５１とＣＰＵ１３２，
１４２．１５２と時刻同期信号受信機Ｗ１３３．１４３
．１５３エリ、各々構成されている。時刻同期機構１２
３は、一定時間毎にＣＰＵ１２２に割込み、時刻同期信
号送信タスク１２４’１ｉｌ−起動し、バス通信機構１
２１！ニジシステムバス１１に時刻設定信号を送信する
。一般プロセッサ１３の時刻同期信号受信機構１３３は
、バス通信機構１３１全通して時刻設定信号？受信する
とＣＰＵ １３２に割込み、時刻同期１ご号受信タスク
１３４全起動し、時刻同期処理ケ行なう。一般プロセッ
サ１４及び一般プロセッサ１５も同様にして時刻同期処
理ケ行なう。
ロセッサ１２お工び一般プロセッサ１３．１４．１５！
シ構成され、各プロセッサはシステムバス１１によって
接続されており、また、時刻同期制御プロセッサ１２は
、バス通信機構１２１とＵＰＬＩ １２２と時刻同期機
構１２３工り成り、一般プロセッサ１３．１４．１５は
バス通信機構１３１，１４１，１５１とＣＰＵ１３２，
１４２．１５２と時刻同期信号受信機Ｗ１３３．１４３
．１５３エリ、各々構成されている。時刻同期機構１２
３は、一定時間毎にＣＰＵ１２２に割込み、時刻同期信
号送信タスク１２４’１ｉｌ−起動し、バス通信機構１
２１！ニジシステムバス１１に時刻設定信号を送信する
。一般プロセッサ１３の時刻同期信号受信機構１３３は
、バス通信機構１３１全通して時刻設定信号？受信する
とＣＰＵ １３２に割込み、時刻同期１ご号受信タスク
１３４全起動し、時刻同期処理ケ行なう。一般プロセッ
サ１４及び一般プロセッサ１５も同様にして時刻同期処
理ケ行なう。
〔発明の効果Ｊ
以上説明したＬうに本発明は時刻同期制御プロセッサが
時刻同期機構葡有し、初数の一般プロセッサが時刻同期
信号受信機構？有してそれぞれのＣＰＵへ割込み？発生
し、時刻同期信号送信タスクと時刻同期信号受信タスク
全起動することにＬって、時刻同期制御プロセッサと複
数の一般プロセッサ間において、正確な時刻同期全可能
とする効果がある。
時刻同期機構葡有し、初数の一般プロセッサが時刻同期
信号受信機構？有してそれぞれのＣＰＵへ割込み？発生
し、時刻同期信号送信タスクと時刻同期信号受信タスク
全起動することにＬって、時刻同期制御プロセッサと複
数の一般プロセッサ間において、正確な時刻同期全可能
とする効果がある。
第１図は本発明によるマルチプロセッサシステムにおけ
る時刻同期方式の一実施例？示すブロック図、第２図は
従来の一例ケ示すブロック図である。 １０・・・マルチプロセッサ方式の処理装置、１１・・
・システムバス、１２・・・時刻同期制御１０セツサ。 １３．１４．１５・・・一般プロセッサ、１２１ 、１
３１．１４１，１５１・・・バス通信機構、１２２゜１
３２．１４２，１５２・・・ＣＰＵ、１２３・・・時刻
同期機構、１３３，１４３，１５３・・・時刻同期イｇ
号受信機構、１２４・・時刻同期信号送信タスク、１３
４．１４４，１５４・・・時刻同期信号受１ｇタスク
る時刻同期方式の一実施例？示すブロック図、第２図は
従来の一例ケ示すブロック図である。 １０・・・マルチプロセッサ方式の処理装置、１１・・
・システムバス、１２・・・時刻同期制御１０セツサ。 １３．１４．１５・・・一般プロセッサ、１２１ 、１
３１．１４１，１５１・・・バス通信機構、１２２゜１
３２．１４２，１５２・・・ＣＰＵ、１２３・・・時刻
同期機構、１３３，１４３，１５３・・・時刻同期イｇ
号受信機構、１２４・・時刻同期信号送信タスク、１３
４．１４４，１５４・・・時刻同期信号受１ｇタスク
Claims (1)
- ＣＰＵと時刻同期機構より成る時刻同期制御プロセッサ
及びＣＰＵと時刻同期信号受信機構より成る複数の一般
プロセッサを有しシステムバスにより接続されるマルチ
プロセッサシステムに於て、前記時刻同期機構が一定時
間毎に時刻同期制御プロセッサのＣＰＵに割込み、時刻
同期送信タスクを起動させ、該タスクより送信された時
刻同期信号を受信した一般プロセッサの時刻同期信号受
信機構が該プロセッサのＣＰＵに割込み時刻同期信号受
信タスクを起動させることにより、正確な時刻同期を可
能とすることを特徴とするマルチプロセッサシステムに
おける時刻同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017124A JPS62174863A (ja) | 1986-01-28 | 1986-01-28 | マルチプロセツサシステムにおける時刻同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017124A JPS62174863A (ja) | 1986-01-28 | 1986-01-28 | マルチプロセツサシステムにおける時刻同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62174863A true JPS62174863A (ja) | 1987-07-31 |
Family
ID=11935284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61017124A Pending JPS62174863A (ja) | 1986-01-28 | 1986-01-28 | マルチプロセツサシステムにおける時刻同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62174863A (ja) |
-
1986
- 1986-01-28 JP JP61017124A patent/JPS62174863A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371746A (en) | Program debugging system for a distributed data processing system | |
| JP3490473B2 (ja) | プロセッサ間通信システム | |
| JPH03156559A (ja) | マルチプロセッサシステムに於ける割込み処理方式 | |
| JPS62174863A (ja) | マルチプロセツサシステムにおける時刻同期方式 | |
| JP2767990B2 (ja) | マイクロプロセッサの制御方法 | |
| JP2578773B2 (ja) | シリアルデ−タ転送装置 | |
| JPH0318958A (ja) | マルチプロセッサシステム | |
| JPS6124739B2 (ja) | ||
| JPS61141063A (ja) | フアイル転送の中断再開方式 | |
| JPH0126096B2 (ja) | ||
| JPS6385855A (ja) | ジヨブ転送システムにおけるジヨブステツプ転送制御方式 | |
| JPH0160853B2 (ja) | ||
| JPH05342020A (ja) | タスク間通信方式 | |
| JPH032949A (ja) | 入出力制御方式 | |
| JPH0582617B2 (ja) | ||
| JPH0648473B2 (ja) | 電文送受信処理方法 | |
| JPH0583303A (ja) | 無手順通信制御方式 | |
| JPS58214958A (ja) | マルチプロセツサシステムの同期デ−タ転送方式 | |
| JPS58168170A (ja) | 多重プロセツサ | |
| JPH0395660A (ja) | 複数中央処理装置システムにおけるシステム時刻設定方式 | |
| JPH02310655A (ja) | 無手順端末との通信における上りデータのフロー制御方式 | |
| JPS61204757A (ja) | プロセツサ間通信方式 | |
| JPS6253048A (ja) | デ−タ通信方法 | |
| JPS61264829A (ja) | ネツトワ−ク制御装置の割込み制御方式 | |
| JPH0240755A (ja) | データ処理装置 |