JPS6253048A - デ−タ通信方法 - Google Patents
デ−タ通信方法Info
- Publication number
- JPS6253048A JPS6253048A JP60191938A JP19193885A JPS6253048A JP S6253048 A JPS6253048 A JP S6253048A JP 60191938 A JP60191938 A JP 60191938A JP 19193885 A JP19193885 A JP 19193885A JP S6253048 A JPS6253048 A JP S6253048A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- transmission
- interrupt
- interruption
- communication control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は通信制御装置に送信割込みおよび受信割込みを
有する計算機システムのデータ通信方法に係り、特に全
２重型通信に好適なデータ通信方法に関する。
有する計算機システムのデータ通信方法に係り、特に全
２重型通信に好適なデータ通信方法に関する。
従来の全２重型通信形態を意識せずに作られたハードウ
ェアをもつ計算機システムにおいて、全２重型通信を実
現するにはハードウェアｍ成を変更しなければならず、
それには他の周辺機器の制御に制限が加わるほかコスト
が高くなるなどの問題点がある。したがってソフトウェ
アのみの変更で全２重型通信を実現できるデータ通信方
法が新たに必要とされる。
ェアをもつ計算機システムにおいて、全２重型通信を実
現するにはハードウェアｍ成を変更しなければならず、
それには他の周辺機器の制御に制限が加わるほかコスト
が高くなるなどの問題点がある。したがってソフトウェ
アのみの変更で全２重型通信を実現できるデータ通信方
法が新たに必要とされる。
本発明の目的は通信制御における送信割込み処理中の受
信割込み要求の受付けおよびその逆の受信割込み処理中
の送信割込み要求の受付けをソフトウェアの変更により
可能にして全２重型通信形態を実現できるデータ通信方
法を提供するにある。
信割込み要求の受付けおよびその逆の受信割込み処理中
の送信割込み要求の受付けをソフトウェアの変更により
可能にして全２重型通信形態を実現できるデータ通信方
法を提供するにある。
本発明は全２重通信制御を行うために、通信制御装置か
らの割込み信号が送信によるものかまたは受信によるも
のかを識別して、一方の割込み処理中に入ったもう一方
の割込み要求を現処理が終了するまで保留させるように
したデータ通信方法である。
らの割込み信号が送信によるものかまたは受信によるも
のかを識別して、一方の割込み処理中に入ったもう一方
の割込み要求を現処理が終了するまで保留させるように
したデータ通信方法である。
以下に本発明の一実施例を第１図）よいし第５図により
説明する。
説明する。
第１図は本発明によるデータ通信方法の一実施例を示す
通信制御システムのブロック図である。第１図において
、１は通信制御回路、２は中央処理装置（ＣＰＵ）、３
は割込制御回路、４はＯＲ回路（ＯＲゲート）、５はマ
スク装置である。本通信制御システムは入出力装置制御
専用のハードウェアを有せずに入出力装置の制飢やプロ
グラムの実行等の処理を行なう１つの中央処理装置（Ｃ
ＰＵ）２と通信制御装ｆｉ（回路）１より成る電子計算
機システムとして構成される。
通信制御システムのブロック図である。第１図において
、１は通信制御回路、２は中央処理装置（ＣＰＵ）、３
は割込制御回路、４はＯＲ回路（ＯＲゲート）、５はマ
スク装置である。本通信制御システムは入出力装置制御
専用のハードウェアを有せずに入出力装置の制飢やプロ
グラムの実行等の処理を行なう１つの中央処理装置（Ｃ
ＰＵ）２と通信制御装ｆｉ（回路）１より成る電子計算
機システムとして構成される。
この通信制御システムで、通信制御回路１には送信すべ
き送信データＴＸＤを受は付けられる状態でアクティブ
となる送信割込要求信号（ＴｘＲＤＹ）と、受信した受
信データＲＸＤを保持している間にアクティブとなる受
信割込要求信号（ＲｘＲＤＹ）があって、１つの中央処
理装置（ＣＰＵ）２の割込制御回路３に接続することが
できる。しかしこの割込制御回路３には通信制御回路１
以外にも多くの割込信号を接続しなければならないため
、ＴｘｌｔＤＹδよびＲＸＲＤＹの各々に割込ラインを
割り当てるのは難かしく、結局第１示に示すようにＯＲ
ゲート４等を用いてＴｘＲＤＹとＲｘＲＤＹを共有して
接続することになる。ところが割込制御回路５が割込信
号を検出できるのは割込ラインがアクティブとなった瞬
間すなわち入力信号の立上りエッヂのみであるため、第
２図に本発明によるマスク装置５を用いない場合の割込
処理のタイミングチャートを示すように、一方の割込信
号がアクティブ（％ 、 ’）である間はもう一方の割
込信号の立上りエツジを割込制御回路３の入力信号から
は検出できず（破線で示す）、Ｔ×１（ＤＹまたはＲｘ
ＲＤＹを見のがして正確な送受信が全２重型通侶ではで
きなくなる。そこで全２重型通信での正確な送受信を行
なうためには、第３図に本発明によるＴｘＲＤＹおよび
ＲＸＲＤＹのマスク装置５の配置図を示すように、ＴＸ
ＲＤＹおよびＲＸＲＤＹの各々にマスクがかかるように
して、本発明による送信割込処理中の受信割込みの受付
けおよびその逆の受信割込処理中の送信割込みの受付け
を可能とする処理が必要となる。
き送信データＴＸＤを受は付けられる状態でアクティブ
となる送信割込要求信号（ＴｘＲＤＹ）と、受信した受
信データＲＸＤを保持している間にアクティブとなる受
信割込要求信号（ＲｘＲＤＹ）があって、１つの中央処
理装置（ＣＰＵ）２の割込制御回路３に接続することが
できる。しかしこの割込制御回路３には通信制御回路１
以外にも多くの割込信号を接続しなければならないため
、ＴｘｌｔＤＹδよびＲＸＲＤＹの各々に割込ラインを
割り当てるのは難かしく、結局第１示に示すようにＯＲ
ゲート４等を用いてＴｘＲＤＹとＲｘＲＤＹを共有して
接続することになる。ところが割込制御回路５が割込信
号を検出できるのは割込ラインがアクティブとなった瞬
間すなわち入力信号の立上りエッヂのみであるため、第
２図に本発明によるマスク装置５を用いない場合の割込
処理のタイミングチャートを示すように、一方の割込信
号がアクティブ（％ 、 ’）である間はもう一方の割
込信号の立上りエツジを割込制御回路３の入力信号から
は検出できず（破線で示す）、Ｔ×１（ＤＹまたはＲｘ
ＲＤＹを見のがして正確な送受信が全２重型通侶ではで
きなくなる。そこで全２重型通信での正確な送受信を行
なうためには、第３図に本発明によるＴｘＲＤＹおよび
ＲＸＲＤＹのマスク装置５の配置図を示すように、ＴＸ
ＲＤＹおよびＲＸＲＤＹの各々にマスクがかかるように
して、本発明による送信割込処理中の受信割込みの受付
けおよびその逆の受信割込処理中の送信割込みの受付け
を可能とする処理が必要となる。
まず送信割込処理につき説明する◇上記のようにデータ
の送信および受信時に通信制御回路１ 、！： ’１発
生ｆるＴＸＲＤＹおよびＲＸＲＤＹの識別および割込み
の発生？遅らせるために、第３図のようにマスク装＠５
によりＴＸＲＤＹおよびＲＸＲＤＹの個々にマスクがか
がるようにしておき、受信を優先させるために通常はＴ
ＸＲＤＹにマスクをかけるとともにＲｘＲＤＹはマスク
を解除しておくことで、常時ＣＰＵ２に対し受信割込み
が入るようにしておく。これにより受信データＲＸＤの
受信が完了した時点でＣＰＵ２に送信割込みがかかり、
通信制御が送信割込処理ルーチンに移る。第４図に本方
法による送信割込処理ルーチンのフロー図を示し、第５
図にそのタイミングチャートを示す。第４図の送信割込
処理ルーチンにおいて、ＴＸＲＤＹおよびＲＸＲＤＹに
マスクをかけて必要処理を行なった後、ＲｘＲＤＹのマ
スクを解除する。
の送信および受信時に通信制御回路１ 、！： ’１発
生ｆるＴＸＲＤＹおよびＲＸＲＤＹの識別および割込み
の発生？遅らせるために、第３図のようにマスク装＠５
によりＴＸＲＤＹおよびＲＸＲＤＹの個々にマスクがか
がるようにしておき、受信を優先させるために通常はＴ
ＸＲＤＹにマスクをかけるとともにＲｘＲＤＹはマスク
を解除しておくことで、常時ＣＰＵ２に対し受信割込み
が入るようにしておく。これにより受信データＲＸＤの
受信が完了した時点でＣＰＵ２に送信割込みがかかり、
通信制御が送信割込処理ルーチンに移る。第４図に本方
法による送信割込処理ルーチンのフロー図を示し、第５
図にそのタイミングチャートを示す。第４図の送信割込
処理ルーチンにおいて、ＴＸＲＤＹおよびＲＸＲＤＹに
マスクをかけて必要処理を行なった後、ＲｘＲＤＹのマ
スクを解除する。
ここで送信割込処理中にＲＸＲＤＹが入った場合に１そ
のマスクの解除によりＲＸＲＤＹがアクティブに変るた
め・割込制御回路３がそれを検出できる。これは第５図
に示すようにＲＸＲＤＹがマスク前に入った場合でもマ
スク後に入った場合にも、どの時点で入ってきても割込
制御回路３の入力信号の立上りエツジで検出可能である
。したがって送信割込処理が終了した後、受信割込処理
ルーチンに通信制御が移って、通信制御回路１から受信
データＲＸＤを読み出すことが可能となる。
のマスクの解除によりＲＸＲＤＹがアクティブに変るた
め・割込制御回路３がそれを検出できる。これは第５図
に示すようにＲＸＲＤＹがマスク前に入った場合でもマ
スク後に入った場合にも、どの時点で入ってきても割込
制御回路３の入力信号の立上りエツジで検出可能である
。したがって送信割込処理が終了した後、受信割込処理
ルーチンに通信制御が移って、通信制御回路１から受信
データＲＸＤを読み出すことが可能となる。
つぎに受信割込処理について説明する。上記の通信制御
回路１が受信データＲＸＤを受信すると、ＲＸＲＤＹが
アクティブに変わり、割込制御回路３を介しＣＰＵ２に
受信割込みがかかって〜受信割込処理ルーチンに制御が
移る。第６図に本方法による受信割込処理ルーチンのフ
ロー図を示し、第７図にそのタイミングチャートな示す
。第６図の受信割込処理ルーチンにおいて、ＴＸＲＤＹ
のマスク状態を退避させてから、ＴｘＲＤＹにマスクを
かける。そこで通信制御回路１から受信データＲＸＤを
読み出すとＲＸＲＤＹが９セツトされるため、退避させ
たＴＸＲＤＹのマスク状態を回復させると、受信割込処
理中にＴＸＲＤＹが入った場合にＴｘＲＤＹがアクティ
ブとなって、割込制御回路３がそれを検出できる。これ
は第７図に示すようにＴＸＲＤＹがマスク前に入った場
合でもマスク後に入りた場合にも、どの時点で入ってき
ても割込制御回路３の入力信号の立上りエツジで検出可
能である。したがって送信割込処理のときと同様に、受
信割込処理の終了とともに送信割込処理ルーチンに制御
を移すことができる。
回路１が受信データＲＸＤを受信すると、ＲＸＲＤＹが
アクティブに変わり、割込制御回路３を介しＣＰＵ２に
受信割込みがかかって〜受信割込処理ルーチンに制御が
移る。第６図に本方法による受信割込処理ルーチンのフ
ロー図を示し、第７図にそのタイミングチャートな示す
。第６図の受信割込処理ルーチンにおいて、ＴＸＲＤＹ
のマスク状態を退避させてから、ＴｘＲＤＹにマスクを
かける。そこで通信制御回路１から受信データＲＸＤを
読み出すとＲＸＲＤＹが９セツトされるため、退避させ
たＴＸＲＤＹのマスク状態を回復させると、受信割込処
理中にＴＸＲＤＹが入った場合にＴｘＲＤＹがアクティ
ブとなって、割込制御回路３がそれを検出できる。これ
は第７図に示すようにＴＸＲＤＹがマスク前に入った場
合でもマスク後に入りた場合にも、どの時点で入ってき
ても割込制御回路３の入力信号の立上りエツジで検出可
能である。したがって送信割込処理のときと同様に、受
信割込処理の終了とともに送信割込処理ルーチンに制御
を移すことができる。
このように本実施例によれば、通信制御回路からのＴＸ
ＲＤＹおよびＲｘＲＤＹの個々にマスクがかかるように
して、データ送信時に発生する送信割込みおよび受信割
込みを１本の割込ラインから常時に検出して制御を行う
全２重型通信を可能とする。
ＲＤＹおよびＲｘＲＤＹの個々にマスクがかかるように
して、データ送信時に発生する送信割込みおよび受信割
込みを１本の割込ラインから常時に検出して制御を行う
全２重型通信を可能とする。
以上のように本発明のデータ通信方法によれば１送信お
よび受信時に発生する１つの割込信号から送信割込要求
信号または受信割込要求信号を常時に検出できるため全
２重型通信を可能とするうえ、ハードウェアに依存せず
ソフトウェアの変更のみで実現できるため工数の節減お
よび割込ラインの有効活用を可能とする効果がある。
よび受信時に発生する１つの割込信号から送信割込要求
信号または受信割込要求信号を常時に検出できるため全
２重型通信を可能とするうえ、ハードウェアに依存せず
ソフトウェアの変更のみで実現できるため工数の節減お
よび割込ラインの有効活用を可能とする効果がある。
第１図は本発明によるデータ通信方法の一実施例を示す
通信制御ブロック図、第２図は第１図の本方法を適用し
ない場合の割込処理のタイミングチャート、第３図は第
１図の本方法によるＴＸＲＤＹおよびＲＸＲＤＹマスク
位置の配＠図、第４図は第１図の送信割込処理のフロー
図、第５図は同じくタイムチャート、＠６図は第１図の
受信割込処理のフロー図、第７図は同じくタイムチャー
トである。 １・・・通信制御回路 ２・・・中央処理装置（ＣＰＵ） ３・・・割込制御回路 ４・・・ＯＲ回路 ５・・・マスク装置 ＴＤＸ・・・送信データ ＲＸＤ・・・受信データ ＴｘＲＤＹ・・・送信割込要求信号 ＲｘＲＤＹ・・・受信割込要求信号 ′＠１ 図 第２図 第６図 第７図
通信制御ブロック図、第２図は第１図の本方法を適用し
ない場合の割込処理のタイミングチャート、第３図は第
１図の本方法によるＴＸＲＤＹおよびＲＸＲＤＹマスク
位置の配＠図、第４図は第１図の送信割込処理のフロー
図、第５図は同じくタイムチャート、＠６図は第１図の
受信割込処理のフロー図、第７図は同じくタイムチャー
トである。 １・・・通信制御回路 ２・・・中央処理装置（ＣＰＵ） ３・・・割込制御回路 ４・・・ＯＲ回路 ５・・・マスク装置 ＴＤＸ・・・送信データ ＲＸＤ・・・受信データ ＴｘＲＤＹ・・・送信割込要求信号 ＲｘＲＤＹ・・・受信割込要求信号 ′＠１ 図 第２図 第６図 第７図
Claims (1)
- 入出力装置制御専用のハードウェアを有せずに入出力装
置の制御やプログラムの実行等を処理する１つの中央処
理装置と、通信制御を行う通信制御装置より成る電子計
算機システムにおいて、データの通信および受信時に通
信制御装置より発生する１つの割込信号を送信によるも
のか、又は受信によるものかを識別するとともに、送信
割込処理中の受信割込の受付け及び受信割込処理中の送
信割込の受付けを可能とする制御処理ルーチンを設ける
ことにより、全２重型通信制御を行うようにしたデータ
通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191938A JPS6253048A (ja) | 1985-09-02 | 1985-09-02 | デ−タ通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191938A JPS6253048A (ja) | 1985-09-02 | 1985-09-02 | デ−タ通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6253048A true JPS6253048A (ja) | 1987-03-07 |
Family
ID=16282951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60191938A Pending JPS6253048A (ja) | 1985-09-02 | 1985-09-02 | デ−タ通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6253048A (ja) |
-
1985
- 1985-09-02 JP JP60191938A patent/JPS6253048A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4488226A (en) | Method and apparatus for high speed asynchronous serial data transfer | |
| JPS6253048A (ja) | デ−タ通信方法 | |
| KR100252084B1 (ko) | 멀티 프로세스 시스템에서 데이터 라이트/리드 방법 및 데이터엑세스 장치 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| JP2586157B2 (ja) | システム制御装置 | |
| JP2737179B2 (ja) | バスシステム | |
| JPH01286648A (ja) | 半２重通信路ドライバ制御方法 | |
| JPH0512203A (ja) | バス性能測定システム | |
| JPH03126150A (ja) | Ｌａｎアダプタの制御方式 | |
| JPS59178517A (ja) | 割込制御回路 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPH04160662A (ja) | 回線制御装置 | |
| JPS6219955A (ja) | メモリアクセス制御方式 | |
| JPS6042978B2 (ja) | 入出力割込み制御方式 | |
| JPH0328937A (ja) | 周辺制御装置 | |
| JPH02310657A (ja) | バス接続装置 | |
| JPS6027253A (ja) | デ−タ伝送制御方式 | |
| JPS63307567A (ja) | デ−タ転送方式 | |
| JPS60201763A (ja) | デ−タ伝送方式 | |
| JPH0322071A (ja) | データ転送処理回路 | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPH05298266A (ja) | マルチプロセッサシステムのプロセッサ間通信方式 | |
| JPH02171847A (ja) | データ処理装置 | |
| JPH04328667A (ja) | ２ポートｒａｍデータ送受方式及び装置 |