JPS6027253A - デ−タ伝送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半二重伝送方式のデータ伝送システムに係シ
、特に伝送路上でのデータの衝突防止を図ったデータ伝
送制御方式に関する。

〔発明の技術的背景とその問題点〕

主ステーションと、この主ステーションの管理下で当該
主ステーションとデータ伝送を行なう複数の従ステーシ
ョンとが、共通の伝送路にマルチドロップ接続されてい
る半二重伝送方式のデータ伝送システムでは、通常、各
従ステーションは常（二受信できる体制を整えている。

しかして、主ステーションがデータ送信を行なうと、各
従ステーションは主ステーションからの送信データ（二
含まれているアドレス情報（送信先）が自ステーション
のアドレスに一致するか否かを検出する０そして、一致
を検出した従ステーションのみが主ステーシコンからの
データを取込み、当該データに対する応答データを主ス
テーションに送信する０このとき、主ステ−ジョンは従
ステーションが送信を開始する以前に伝送路への送（Ｆ
ｔを停止しなければならない。

一般に、この制御はマイクロプロセッサにニジ行なわれ
るが、往々にして送信停止のための手続きが遅れること
がある。この場合、従ステーションから出力された信号
が主ステーションからの信号と伝送路上で衝突し、エラ
ーが発生する。このような伝送路上での信号（データ）
衝突を防止するためにｔよ、従ステーション側で一定時
間遅延後に応答を返し、生ステーション側で一定時間１
ノロー必ず終了処理を行なうＬうに構成−Ｊれば工い。

しかし、この方式は、従ステーション側で常に一定時間
の時間的損失が生じる欠点があった。

また、主ステーシヨン側において一定時間内（−必ず彩
了処理が行なえるようにするためには、こｊ　ｔを実現
できるマイクロプログラムが必要であり、プログラム設
計上の制約が生じる欠点があった。以上の問題は、従ス
テーションの送信が完了し、再び主ステーションが他の
従ステ〜ジョン（或いは同−従ステーション）に送信す
る場合にも生じる。したがって、従ステーション側にお
いてもプログラム膜用上の制約が生じる。

〔発明の目的〕

この発明は上記事情に鑑みてなされたものでその目的は
、伝送路上でのデータの衝突が、データ伝送時間を犠牲
にすることなく簡単に防止できるデータ伝送制御方式を
提供することにある０ 〔発明の概要〕 この発明は、伝送路からデータを受（Ｍするレシーバの
受信出力に基づいて伝送路上のデータの有無を検出する
検出回路と、データ送信に際し、当該検出回路の検出出
力に応じて伝送路へのデータ送出用のドライバを出力可
状態にし、データ送信終了時にこのドライバを出力禁止
状態にする制御手段とを各ステーションに設けることに
よシ、送信開始に際し、他のステーションが送信を停止
したか否かを検出して停止確認後に送信が開始されるよ
うにしている。

〔弁、明の実施例〕

第１図はこの発明の一実施例に係るデータ伝送システム
のシステム構成を示す。同図において符号、　Ｊ　ｏで
示される生ステーション（以下、ＭＳＴと称する）、お
よび２θｌ〜２θｎで示さＪする従ステーション（以下
、、ＳＳＴと称する）は共通の伝送路りにマルチドロッ
プ接続されている。しかして、Ｍ８Ｔｚｏの管理下で当
該Ｍ　Ｓ　Ｔ　１０と５ＳＴ２θＨ＝２Ｏｎとの間のデ
ータ伝送が半二重伝送方式で行なわれる。

第２図は第１図のＭＳＴＩｏ、８ＳＴ２０Ｓの内部構成
な示す。５ＳＴ２０．〜２θｎの構成は基本的に同一で
あるので第２図に示ｒ工うにＳＳＴ、？□　ｉで代表さ
せである。また、ＭＳＴｌ　０　’ｔ　８Ｆ３Ｔ２０ｉ
　の構成も制御内容（ブログラノ・内容）に一部違いが
゛あるもののハードウェア構成は基本的に同一である。

そこで以下に述べ石ハードウェア構成の説明ではＭＳＴ
Ｉｏで代表させである。なお、８ＳＴ２０１については
、（かっこ）内の符号を用いて読み替えられたい。

第２図において符号１１（２１）で示されるドライバは
送信データを伝送路りに送出するものであるＯ　ドライ
バ１１（２１）は送受信制御を司どるマイクロプロセッ
サ１２（２２）から出力される出力許可／禁止信号７．
９（２３）にニジ出力可（ＥＮＡＢＬＥ）　状態または
出力禁止（ＤＩＳＡＢＬＥ）状態に設定される。一方、
符号１４（２４）で示されるレシーバは伝送路り上のデ
ータを受信するものである。レシーバ１４（２４）の受
信出力は検出回路１５（２５）およびインタフェース回
路１６（２６）に供給される０検出回路１５（２５）は
レジ一バ１４（２４）からの受信出力に基づいて伝送路
り上のデータ（送信信号）の有無を検出する。検出回路
１５の検出結果は検出信号１７（２１）としてマイクロ
プロセラｆｘ２（ｚｘ）に供給される。インタフェース
回路１６Ｃ２６）はマイクロプロセッサ１２（２２）と
ドライバ１ノ（＋１）Ｉレシーバｘ４（２４）との間に
設け・られている。インタフェース回路１６（２６）は
、マイクロプロセッサ７．？＜２．７．）から供給され
るパラレル送信データをシリアル送信データに変換して
ドライバ１１（２１）にＬｈ力するパラレル７′シリア
ル変換機能を有している。また、インタフェース回路１
６（２６）は、レシーバ１４（２４）から供給されるシ
リアル受信データをパラレル受信データに変換するシリ
アル／パラレル変換機能をも有している。更にインタフ
ェース回路１６（２６）は自ステーションのアドレスと
受信データ中の送信先アドレスとの一致を検出する一致
検出機能を有している。

インタフェース回路１６（２６）はアドレス一致検出に
より受信データをマイクロプロセッサＪ、？（２２）に
出力する。

今、Ｍ　Ｓ　Ｔ　１０が例えばポーリングによる問いか
けのため５ＳＴ２０１にデータを送信するものとする。

このとき、伝送路■１上にはデータが存在しないものと
する。ＭＳＴＩＯ内の検出回路１５はレシーバ１４から
の受信出力に基づいて伝送路り上のデータの有無検出を
行なっている０伝送路Ｉ、上にデータが存在しないこの
例では、検出回路１５はデータ無しを示す論ｕ　”　ｏ
　”の検出信号１７をマイクロプロセッサ１２に出力す
る。マイクロプロセッサ１２はデータ送信に際し検出回
路１５からの検出信号１７（の論理レベル）に、！ニジ
伝送路り上のデータの有無を判断する。マイクロプロセ
ッサ１２は、検出信号１７が論理Ｉｔ　ＯＩ＋の場合、
伝送路Ｌ−ににデータが存在しないものと判断し、出力
許可７／禁止信号１３の論理レベルを例えば０″からＩ
Ｉ　１＃に反転する。これにｘＤドライバ１１は出力可
。

状態となる０そして、マイクロプロセッサ１２は必要な
送信データをインタフェース回路１６に供給する。この
送信データはインタフェース回路、１６でシリアルの送
信データに変換され、出力可状態にあるドライバ１１を
介して伝送路Ｉ、に送出される。

８８Ｔ２０ｉは通常状態において伝送路り上のデータが
受信できる体制を整えている。しかし７て回送路り上の
（ＭＳＴＩＯからの）送信データはレシーバ２４で受信
され、その受信出力が検出間Ｉ烙２５およびインタフェ
ース回路２６に供給される。検出回路２５はレシーバ２
４の受信出力によシ伝送路り上にデータ（送信信号）が
存１′Ｅすることと示す論理ＩＩ　ＩＩＩの検出信号２
７をマイクロプロセッサ２２に出力する。これはＭＳｉ
’ＪＯの検８１回路１５においても同様である。

インタフェース回路２６はレシーバ２４かラノ受信出力
をパラレルデータに変換し、アドレス比較によシ自ステ
ーションへの送信データであることを判断すると当該デ
ータをマイクロプロセッサ２２に出力する。マイクロプ
ロセッサ２２は・ｆンタフェース回路２６からのデータ
により対応する処理を行ない、しかる後ＭＳＴＩＯに対
ｒる応答手続きを行なう。すなわち、マイクロプロセッ
サ２２はＭＳＴｌｏに対する応答（データ送信）に際し
、伝送路り上にデータが存在しているか否かを検出回路
２５からの検出信号２７によつ′〔判断する。検出信号
２７が上述のように論理″１″′の場合、マイクロプロ
セッサ２２は伝送路り上（ゴデータが存在するものと判
断し、検出信号２７が論理″０＃に遷移するまで応答を
返すのを待ｆ。

一方、ＭＳＴｌｏにおいて、マイクロプロセッサ１２は
前述の工うにドライバ１１を出力可状態にして送信処理
を行ない、送信完了の割込みを検出すると、所定の処理
を実行する。しかる後、マイクロプロセッサ１２は出力
許可／県東信号１３の論理レベルを′１″からＩｔ　ｏ
ｌｌに反転する。これによりドライバ１〕は出力禁止状
態となる。この結果、伝送路りはデータ（信号）無しの
状態となる。この状態は５ＳＴ２（７１の検出回路２５
によって検出され、これにより検出信号２７は論理゛′
１”から論理ａｔ　Ｏ＃に遷移する。これはＭＳＴｘｏ
など他のステーションにおいても同様である。

５ＳＴ２０ｉのマイクロプロセラｆ２２は、検出回路２
５からの検出信号２７が論理″、　ＩＩから論理”０”
に遷移したことを検出すると、伝送路Ｊ、十にデータが
存在しないものと判断し、出力肖１１／禁止信号２３の
論理レベルをＩＩ　ｏ”から°゛１゛′に反転する。こ
れにニジドライバ２Ｉは出力可状態となる。そしてマイ
゛クロブロセッ！ト２２は応答データの送信を開始する
。すなわち、マ・イクロブロセッザ２２は応答データを
インタフェース回路２６に供給する。この応答データは
インクフェース回路２６でシリアルのデータに変換され
た後、出力可状態にあるドライバ２１を介して伝送路り
に送出され、ＭＳＴ１θに返さＦＬル。次Ｉ：Ｍ８Ｔ１
０７ｂｉＳ８Ｔ２０．〜２０ｎのいず二りかにデータを
送信する場合、上述の８８Ｔ２ｏ１　と同様に、検出回
路１５からの検Ｌｌｌ（ｂ号Ｊ７にょシ伝送路り上にデ
ータが存在しないこと、すなわら、ＳＳ’ｒ側（この例
では８８Ｔ２０Ｉ　）のドライバ（この例ではドライバ
２１）が出力禁止（ＤＩＳＡＢＬＥ）状態となったこと
を確認し、しかる後、送信を開始する。

〔発明の効果〕

以上詳述したようにこの発明によれば次に列挙する作用
効果を奏する＼ことができる。

（１）伝送路上でのデータの衝突が防止でき、伝送エラ
ーの発生を未然に防ぐことができる。

（２）相手側の一連の送イＢ処理の完了が検出でき、完
了検出により直ちに送信が行なえるので、従来のように
一定時間遅延した後に送信を行なう方式に比べ、時間的
損失が減少できデータ伝送速度が向上する。

（３）上記（２）にニジ各ステーションではデータ送信
において必ずしも一定時間内に終了処理を行なう必要は
なく、これらの手続きのためのプログ２ム設計上に時間
的な制約を与えないで済む。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るデータ伝送システム
のシステム構成図、第２図は第１図に示す主ステーショ
ン（Ｍ　Ｓ　１’　）および従スデーション（ＳＳＴ）
のブロック構成図である０１０・・・主ステーション（
ＭＳＴ）、１１゜２１・・・ドライバ、１２．２２・・
・マイクロプロセツサ、１４．２４・・・レシーバ、１
５，２５°°゛検出回ＷＶ、２０．〜２０ｎ・・・従ス
テーション（Ｓ　Ｓ　１’　）、Ｌ・・・伝送路。

Claims (1)

【特許請求の範囲】
1. 主ステーションと、この主ステーションの管理下で当該
   主ステーションとデータ伝送を行なう複数の従ステーシ
   ョンとが、共通の伝送路にマルチドロップ接続されてい
   る半二重伝送方式のデータ伝送システムにおいて、上記
   伝送路にデータを送出するドライバと、上記伝送路から
   データを受信するレシーバと、このレシーバの受信出力
   に基づいて上記伝送路上のデータの有無を検出する検出
   回路と、データ送信に際し、この検出回路の検出出力に
   応じて上記ドライバを出力可状態にし、データ送信終了
   時に上記ドライバを出力禁止状態にする制御手段とを上
   記主ステーションおよび従ステージ目ンに設け、伝送路
   −Ｌにデータが無いことが確認された後にデータ送信が
   行なわれるようにしたことを特徴とするデータ伝送制御
   方式。