JPS62171048A - メモリダンプ制御装置 - Google Patents

メモリダンプ制御装置

Info

Publication number
JPS62171048A
JPS62171048A JP61011862A JP1186286A JPS62171048A JP S62171048 A JPS62171048 A JP S62171048A JP 61011862 A JP61011862 A JP 61011862A JP 1186286 A JP1186286 A JP 1186286A JP S62171048 A JPS62171048 A JP S62171048A
Authority
JP
Japan
Prior art keywords
data
memory dump
file
editing
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61011862A
Other languages
English (en)
Inventor
Kazuji Tamai
和司 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61011862A priority Critical patent/JPS62171048A/ja
Publication of JPS62171048A publication Critical patent/JPS62171048A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置の主記憶装置の内容をメモリダ
ンプファイルに出力する動作を制御するメモリダンプ制
御装置に関する。
〔従来の技術〕
情報処理装置を用いて所定のプログラムを実行中、その
実行結果に障害が生じたような場合、あるいは、プログ
ラムの開発段階でのいわゆるデバグ作業を進める場合、
その主記憶装置のプログラム格納領域の内容をメモリダ
ンプファイルに出力することが行われる。
メモリダンプファイルは、通常、磁気デハスク装置等の
外部記憶装置の一部に割りつけられている。
このメモリダンプファイルに出力されたデータは、その
後ラインプリンタ等を用いてプリントアウトされ、その
結果を詳細に検討して、プログラムの実行の障害原因等
が調べられる。
従来、このようなメモリダンプ作業時には、主記憶装置
の全領域あるいは、特定の指定された領域の内容が無条
件にメモリダンプファイルに出力されていた。
〔発明が解決しようとする問題点〕
ところが、一般にメモリダンプファイルの容蛍は限定さ
れており、主記憶装置のプログラム格納領域の全内容を
出力することができる程の容量を持たない場合がある。
そこで、メモリダンプすべき領域を指定して出力老来を
出すようにされるが、その指定が適切でない場合、必要
なデータがメモリダンプファイルに完全に出力し切れな
くなる場合がある。また、広範囲の領域のメモリダンプ
が必要な場合、1回の作業では出力しきれないという問
題があった。
さらに、人里のデータをメモリダンプファイルに出力し
た場合、そのプリントアウトのために多くの時間を費や
しまた多量の印字用紙が必要になるという欠点もあった
本発明は以上の点に着目してなされたもので、障害原因
等の検討に必要な最小限のデータを、メモリダンプファ
イルに出力させることのできる、メモリダンプ制御装置
を提供することを目的とするものである。
〔問題点を解決するための手段〕 本発明のメモリダンプ制御装置は、主記憶装置のプログ
ラム格納領域の内容を入力する第1の入力手段と、上記
プログラム格納領域に格納したプログラムのロードモジ
ュールファイルの内容を入力する第2の入力手段と、上
記第1の入力手段と前記第2の入力手段の内容を比較す
る比較手段と、この比較手段により、前記プログラム格
納領域の内容と前記ロードモジュールファイルの内容と
の不一致部分を検出して、この不一致部分のみを編集す
る編集手段と、この編集手段の編集結果を格納するメモ
リダンプファイルとを有することを特徴とするものであ
る。
〔作用〕
通常、プログラムの実行に先立って、ロードモジュール
ファイルの内容が主記憶装置のプログラム格納領域に転
記され、その後これが実行されるが、実行中にその一部
が書き換えられていく。
本発明のメモリダンプ制御装置は、主記憶装置のプログ
ラム格納領域において、この書き換えられた内容のみを
出力するようにして、その出力内容を限定する。この動
作のために、メモリダンプ作業の際、プログラム格納領
域の内容とロードモジュールファイルの内容とを比較し
て、その不一致部分のみを編集して出力する。
これによって、メモリダンプファイルに出力されるデー
タの量を必要最小限に選定することができる。
〔実施例〕
第1図は本発明のメモリダンプ制御装置とその周辺回路
の実施例を示すブロック図である。
この回路において、メモリダンプ制御装置1には、プロ
グラム格納領域31を有する主記憶装置3および、ロー
ドモジュールファイル41を有する外部記憶装置4と、
メモリダンプファイル51を有する外部記憶装置5と、
オペレータが操作する入力装置2とが接続されている。
主記憶装置3は、プログラムの演算のために使用される
ランダム・アクセス・メモリ等から構成される。ここに
、所定のプログラムを格納したプログラム格納領域31
が存在する。また、外部記憶装置4.5は、ディスクフ
ァイル等の記憶装置から構成される。
ロードモジュールファイル41とメモリダンプファイル
51とはこれらの一部に割りつけらだファイルである。
メモリダンプ制御装置1は、入力装置2から入力される
ダンプ指示を受は入れるダンプ指示入力部10と、主記
憶装置3から出力されるデータを受は入れる第1の入力
手段11と、ロードモジュールファイル41から出力さ
れるデータを受は入れる第2の入力手段12とを有して
いる。この2つの入力手l111.12は、上記ダンプ
指示入力部10に入力するダンプ指示によって制御され
、受は入れたデータをそれぞれ比較手段13に向けて出
力する回路である。
これらはいわゆる既知のインタフェース回路等で構成さ
れる。
比較手段13は、入力する2種のデータを比較し、両者
が不一致のときのみ出力側にその第1の入力手段11か
ら受は入れたデータを出力する回路である。この回路は
、例えば、既知の論理回路等を使用して構成される。比
較手段13の後段に接続された編集手段14は、比較手
段13の出力するデータをプリントアウトに適する所定
のフォーマットに編集する回路である。
この編集手段で編集されたデータがメモリダンプファイ
ル51に向けて出力される。
以上の構成の本発明のメモリダンプ制御装置は次のよう
に動作する。
まず、オペレータは入力装置2から上記1.σ装置3に
おけるプログラム格納領域31の中の、ダンプ開始アド
レスと出力領域(サイズ)を指定し、さらに、対応する
プログラムが格納されているロードモジュールファイル
41を指定し、メモリダンプ指示を行う。
このメモリダンプ指示がダンプ指示入力部10によって
受は入れられると、第1の入力手段11と第2の入力手
段12とが起動される。
第1の入力手段11は、主記憶装置3にアクセスして、
プログラム格納領域31の指定されたアドレスからデー
タを読み出す。第2の入力手段12は、外部記憶装置4
にアクセスして、ロードモジュールファイル41の指定
されたアドレスからデータを読み出す。比較手段13は
、第1の入力装置11と第2の入力装置12の受は入れ
たデータを、共に一定サイズのブロックに分割し、ブロ
ック単位でその比較を行う。そして、両者が不一致と判
定されたブロックについては、第1の入力装置11の受
は入れたデータにそのブロックの開始アドレスを付加し
た形式のデータを作成し、編集手段14に向けて出力す
る。
編集手段14は、こうして得られたデータをプリントア
ウトに適した形式に編集し、メモリダンプファイル51
に向けて出力する。メモリダンプファイル51の内容は
その後ラインプリンタ等によってプリントアウトされる
こうして得られたものは、プログラムのデバク等に必要
な最小限の要求を満たしている。
すなわち、プログラムの実行開始時には、上記ロード舌
ジュールファイル41の内容が上記(、!装置3のプロ
グラム格納領域31に転記されており、両者は完全に一
致している。プログラムが実行されていくにつれて、そ
の内容が部分的に書き換えられていく。障害等が発生し
てプログラムの実行を停止すると、その時点でプログラ
ム格納領域31の内容が保持される。
これを上記第1の入力手段11で読み出し、さらに第2
の入力手段12で読み出したロードモジュールファイル
41の内容と比較する。両者の不一致部分は、書き換え
が行われた個所であり、これを編集してメモリダンプフ
ァイル51へ出力する。
オペレータはあらかじめ、ロードモジュールファイル4
1のリストを準備しておき、メモリダンプファイル51
の内容をプリントアウトしたものと合わせて、支障なく
プログラムのデハグ等を進めることができる。
〔変形例〕
本発明のメモリダンプ制御装置は以上の実施例に限定さ
れない。
第1の入力手段と第2の入力手段および比較手段等は、
必ずしも別体の回路でなく、2種のデータを交互に読み
出して比・咬する一体構成の回路としてよい。また、必
要に応じてデータの不一致部分のみならず、オペレータ
の要求する部分の出力も行うことができる機能を付加し
てさしつかえない。編集手段のデータの補集方法は、上
記実施例にかかわらず、種々の態様にし1尋ることはい
うまでもない。
〔発明の効果〕
以上説明した本発明のメモリダンプ制御装置は、主記憶
装置のプログラム格納領域の内容を選択して、障害の原
因の検討に必要な最小限のデータをメモリダンプファイ
ルに出力させるので、メモリダンプファイルの容量を越
えるような出力を防止し、かつプリントアウトのための
時間や用紙の節約をすることができる。
また、出力量が限定されるので、プログラム格納領域の
きわめて広範囲の部分について、一時にメモリダンプを
行うことができる。
さらに、メモリダンプファイルの内容から、プログラム
中の実行時に変更を受けている命令部分を容易に調べる
ことができるという利点も有している。
【図面の簡単な説明】
図は本発明のメモリダンプ制御装置の実施例を示すブロ
ック図である。 1・・・・・・メモリダンプ制御装置、11・・・・・
・第1の入力手段、 12・・・・・・第2の入力手段、 13・・・・・・比較手段、 14・・・・・・編集手段、 3・・・・・・主記憶装置、 31・・・・・・プログラム格納領域、4・・・・・・
外部記憶装置、 41・・・・・・ロードモジュールファイル、51・・
・・・・メモリダンプファイル。 出  願  人 日本電気株式会社 代  理  人

Claims (1)

    【特許請求の範囲】
  1. 主記憶装置のプログラム格納領域の内容を入力する第1
    の入力手段と、前記プログラム格納領域に格納したプロ
    グラムのロードモジュールファイルの内容を入力する第
    2の入力手段と、前記第1の入力手段と前記第2の入力
    手段の内容を比較する比較手段と、この比較手段により
    、前記プログラム格納領域の内容と前記ロードモジュー
    ルファイルの内容との不一致部分を検出して、この不一
    致部分のみを編集する編集手段と、この編集手段の編集
    結果を格納するメモリダンプファイルとを有することを
    特徴とするメモリダンプ制御装置。
JP61011862A 1986-01-24 1986-01-24 メモリダンプ制御装置 Pending JPS62171048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61011862A JPS62171048A (ja) 1986-01-24 1986-01-24 メモリダンプ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61011862A JPS62171048A (ja) 1986-01-24 1986-01-24 メモリダンプ制御装置

Publications (1)

Publication Number Publication Date
JPS62171048A true JPS62171048A (ja) 1987-07-28

Family

ID=11789534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61011862A Pending JPS62171048A (ja) 1986-01-24 1986-01-24 メモリダンプ制御装置

Country Status (1)

Country Link
JP (1) JPS62171048A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03132833A (ja) * 1989-10-19 1991-06-06 Nec Corp ダンプ出力方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03132833A (ja) * 1989-10-19 1991-06-06 Nec Corp ダンプ出力方式

Similar Documents

Publication Publication Date Title
US4462086A (en) Loading system in numerical controller
JPS62171048A (ja) メモリダンプ制御装置
KR19990071604A (ko) 램구성내의정보를판독하고복원하기위한처리시스템및방법
KR100290373B1 (ko) 자동변속기용메모리의데이터관리장치
JPH07191856A (ja) 情報処理装置
JPS5913060B2 (ja) 主記憶装置の記憶容量検出方式
JPH03132833A (ja) ダンプ出力方式
JPS59109960A (ja) 記憶域のダンプ方式
JPS62143150A (ja) プログラムの実行制御方式
JPS62226250A (ja) システム立上げ方式
JPS62211747A (ja) システム異常時のメモリダンプ方式
JPH08106392A (ja) プログラム情報管理方式
JPS62256053A (ja) 主記憶ダンプリストの編集出力方式
JPS62238757A (ja) 印字制御方式
JPS59153247A (ja) デバツグ装置
JPH03158940A (ja) データダンプ制御システム
JPS635431A (ja) プログラムパツチ情報の管理方式
JPH0333928A (ja) プログラムパッチ方式
JPS62121539A (ja) プログラムパツチ識別装置
JPH01253031A (ja) 情報処理装置
JPH0844570A (ja) プログラム実行システム及び方法
JPH04299425A (ja) プログラムロード方式
JPS62221058A (ja) 入出力制御プログラムの付加ロ−ド制御方式
JPH05216600A (ja) 印刷装置
JPH01102643A (ja) データ処理システム