JPH03158940A - データダンプ制御システム - Google Patents
データダンプ制御システムInfo
- Publication number
- JPH03158940A JPH03158940A JP1297286A JP29728689A JPH03158940A JP H03158940 A JPH03158940 A JP H03158940A JP 1297286 A JP1297286 A JP 1297286A JP 29728689 A JP29728689 A JP 29728689A JP H03158940 A JPH03158940 A JP H03158940A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- program
- section
- dump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータを印刷装置や磁気テープ等に書き出すた
めのデータダンプ制御システムに係わり、特にプログラ
ムの実行中にデータダンプ指示を与えることによって、
予め設定されたプログラム内部のデータをダンプするよ
うにしたデータダンプ制御システムに関する。
めのデータダンプ制御システムに係わり、特にプログラ
ムの実行中にデータダンプ指示を与えることによって、
予め設定されたプログラム内部のデータをダンプするよ
うにしたデータダンプ制御システムに関する。
プログラム内部のデータの内容をプリンタや表示装置に
出力する場合には、従来では既存のプログラムを基にし
てデータダンプのための手順を組み込んだプログラムを
再構築していた。
出力する場合には、従来では既存のプログラムを基にし
てデータダンプのための手順を組み込んだプログラムを
再構築していた。
このように従来ではデータダンプのためにプログラムを
再構築していたので、このための時間が余計に必要とな
るという問題があった。また、プログラムの構成が再構
築によって変更されるので、プログラム自体の動作も変
化するという問題があった。このため、プログラムのミ
スを発見しようとしても多くの時間を必要とすることに
なった。
再構築していたので、このための時間が余計に必要とな
るという問題があった。また、プログラムの構成が再構
築によって変更されるので、プログラム自体の動作も変
化するという問題があった。このため、プログラムのミ
スを発見しようとしても多くの時間を必要とすることに
なった。
そこで本発明の目的は、データダンプ部を組み込んでプ
ログラムの再構築を行うことを要しないデータダンプ制
御システムを提供することにある。
ログラムの再構築を行うことを要しないデータダンプ制
御システムを提供することにある。
請求項１記載の発明では、（ｉ＞データおよびコマンド
の入出力を行う入出力装置と、（ｉｉ ）データの記憶
および読み出しが可能なデータ記憶装置と、（ｉｉｉ
）プログラムの実行過程で入出力装置から人力されたデ
ータを解析してデータ記憶装置に記憶するセット部と、
（ｉｖ）このセット部によってデータ記憶装置に記憶さ
れたデータを読み込んでダンプの要否を判断する判断部
と、（ｖ）この判断部がダンプを必要と判断したときプ
ログラム内の該当する箇所のデータをダンプして入出力
装置に出力するダンプ部とをデータダンプ制御システム
に具備させる。
の入出力を行う入出力装置と、（ｉｉ ）データの記憶
および読み出しが可能なデータ記憶装置と、（ｉｉｉ
）プログラムの実行過程で入出力装置から人力されたデ
ータを解析してデータ記憶装置に記憶するセット部と、
（ｉｖ）このセット部によってデータ記憶装置に記憶さ
れたデータを読み込んでダンプの要否を判断する判断部
と、（ｖ）この判断部がダンプを必要と判断したときプ
ログラム内の該当する箇所のデータをダンプして入出力
装置に出力するダンプ部とをデータダンプ制御システム
に具備させる。
そして、判断部でセット部における記憶内容を読み出し
てダンプの要否を判断することによって、データダンプ
の制御を行うことで、上述した目的を特徴する 請求項２記載の発明では、（１）データおよびコマンド
の入出力を行う入出力装置と、（ｉｉ ）データの記憶
および読み出しが可能なデータ記憶装置と、（ｉｉｉ
）プログラムの実行過程で入出力装置から入力されたデ
ータを解析してデータ記憶装置に記憶するセット部と、
このセット部によってデータ記憶装置に記憶されたデー
タを読み込んでダンプの要否を判断する判断部と、この
判断部がダンプを必要と判断したときプログラム内の該
当する箇所のデータをダンプして入出力装置に出力する
ダンプ部とを備え、入出力装置およびデータ記憶装置か
ら入力されたデータに対する演算処理を行う演算処理部
と、（ｉｖ）この演算処理部の処理結果を入出力装置ま
たはデータ記憶装置に出力する出力部とをデータダンプ
制御システムに具備させる。
てダンプの要否を判断することによって、データダンプ
の制御を行うことで、上述した目的を特徴する 請求項２記載の発明では、（１）データおよびコマンド
の入出力を行う入出力装置と、（ｉｉ ）データの記憶
および読み出しが可能なデータ記憶装置と、（ｉｉｉ
）プログラムの実行過程で入出力装置から入力されたデ
ータを解析してデータ記憶装置に記憶するセット部と、
このセット部によってデータ記憶装置に記憶されたデー
タを読み込んでダンプの要否を判断する判断部と、この
判断部がダンプを必要と判断したときプログラム内の該
当する箇所のデータをダンプして入出力装置に出力する
ダンプ部とを備え、入出力装置およびデータ記憶装置か
ら入力されたデータに対する演算処理を行う演算処理部
と、（ｉｖ）この演算処理部の処理結果を入出力装置ま
たはデータ記憶装置に出力する出力部とをデータダンプ
制御システムに具備させる。
すなわち、請求項２記載の発明では入出力装置およびデ
ータ記憶装置と接続された演算処理部にセット部、判断
部およびダンプ部を配置して、請求項１記載の発明と同
様に上述した目的を特徴する 請求項３記載の発明では、セット部、判断部およびダン
プ部をプログラムの一部として構成している。
ータ記憶装置と接続された演算処理部にセット部、判断
部およびダンプ部を配置して、請求項１記載の発明と同
様に上述した目的を特徴する 請求項３記載の発明では、セット部、判断部およびダン
プ部をプログラムの一部として構成している。
以下、実施例につき本発明の詳細な説明する。
第１図は本発明の一実施例におけるデータダンプ制御シ
ステムの構成を表わしたものである。このシステムは、
制御に必要なデータの入力と結果の出力を行うための入
出力装置１１と、これに接続されて所定の演算処理を行
う演算処理装置１２と、この演算処理装置１２から出力
されるデータを書き込んだり、記憶されたデータの読み
出しを行うためのデータ記憶装置１３とによって構成さ
れている。演算処理装置１２は、ＣＰＵ （中央処理装
置）１５と、この装置の制御を行うプログラムを格納し
たプログラム格納部１６と、各種データを一時的に格納
する作業用メモ＋Ｊ （ＲＡＭ）１７とによって構成さ
れている。
ステムの構成を表わしたものである。このシステムは、
制御に必要なデータの入力と結果の出力を行うための入
出力装置１１と、これに接続されて所定の演算処理を行
う演算処理装置１２と、この演算処理装置１２から出力
されるデータを書き込んだり、記憶されたデータの読み
出しを行うためのデータ記憶装置１３とによって構成さ
れている。演算処理装置１２は、ＣＰＵ （中央処理装
置）１５と、この装置の制御を行うプログラムを格納し
たプログラム格納部１６と、各種データを一時的に格納
する作業用メモ＋Ｊ （ＲＡＭ）１７とによって構成さ
れている。
プログラム格納部１６に格納されたプログラムはこれを
機能的に表現すると、セット部２１と判断部２２それに
ダンプ部２３を備えている。ここでセット部２１は、入
出力装置１１から供給された入力データを解析してデー
タ記憶装置１３に書き込みを行う機能を有する。判断部
２２はプログラムの各所に埋め込まれセット部２１によ
ってデータ記憶装置１３に記憶されたデータを読み込ん
で判断する機能を有している。ダンプ部２３は、判断部
２２の判断結果に応じてプログラム内の各所のデータを
ダンプして入出力装置１１に出力する機能を有している
。
機能的に表現すると、セット部２１と判断部２２それに
ダンプ部２３を備えている。ここでセット部２１は、入
出力装置１１から供給された入力データを解析してデー
タ記憶装置１３に書き込みを行う機能を有する。判断部
２２はプログラムの各所に埋め込まれセット部２１によ
ってデータ記憶装置１３に記憶されたデータを読み込ん
で判断する機能を有している。ダンプ部２３は、判断部
２２の判断結果に応じてプログラム内の各所のデータを
ダンプして入出力装置１１に出力する機能を有している
。
第２図は、第１図で示したプログラム格納部に格納され
たプログラムを表わしたものである。前記したようにプ
ログラム格納部１６には、セット部２１と判断部２２そ
れにダンプ部２３のそれぞれを実現するためのプログラ
ムが格納されている。
たプログラムを表わしたものである。前記したようにプ
ログラム格納部１６には、セット部２１と判断部２２そ
れにダンプ部２３のそれぞれを実現するためのプログラ
ムが格納されている。
データダンプ制御システムの動作を開始させると、ＣＰ
Ｕ１５はまずプログラム格納部１６に格納されたプログ
ラムのうちのセント部２１の機能を実現させるための制
御を行う。すなわち、まずデータ記憶装置１３に格納し
た内部変数ｒＤＳＷ〔１〕」からｒＤｓＷ［’ｎ〕」ま
で（ただし数値ｎは任意の数）に０″をセットする（ス
テップ■）。そして、次に制御データを入力する（ステ
ップ■）。
Ｕ１５はまずプログラム格納部１６に格納されたプログ
ラムのうちのセント部２１の機能を実現させるための制
御を行う。すなわち、まずデータ記憶装置１３に格納し
た内部変数ｒＤＳＷ〔１〕」からｒＤｓＷ［’ｎ〕」ま
で（ただし数値ｎは任意の数）に０″をセットする（ス
テップ■）。そして、次に制御データを入力する（ステ
ップ■）。
第３図（イ）〜（ハ）は、それぞれ制御データを例とし
て表わしたものである。
て表わしたものである。
セット部２１では、入力した制御データを解析し、該当
する内部変数ｒＤｓＷ［ｉ］」を１”に設定する（第２
図ステップ■）。例えば、第３図（イ）に示した制御デ
ータが入力された場合には、ｒＤｓＷ ［１：ｌ Ｊと
ｒＤｓｗ ［５］ Ｊを“１”に設定する。これに対し
て第３図（ロ）に示した制御データが人力された場合に
は、ｒＤ ＳＷ〔５〕」からｒＤＳＷ ［１０］Ｊまで
を全部“１”に設定する。更に、第３図（ハ）に示した
制御データが入力された場合には、ｒＤｓＷ ［１〕」
と、ｒＤＳＷ ［５］ ＪからｒＤＳＷ ［１０〕」ま
でをそれぞれ“１”に設定することになる。
する内部変数ｒＤｓＷ［ｉ］」を１”に設定する（第２
図ステップ■）。例えば、第３図（イ）に示した制御デ
ータが入力された場合には、ｒＤｓＷ ［１：ｌ Ｊと
ｒＤｓｗ ［５］ Ｊを“１”に設定する。これに対し
て第３図（ロ）に示した制御データが人力された場合に
は、ｒＤ ＳＷ〔５〕」からｒＤＳＷ ［１０］Ｊまで
を全部“１”に設定する。更に、第３図（ハ）に示した
制御データが入力された場合には、ｒＤｓＷ ［１〕」
と、ｒＤＳＷ ［５］ ＪからｒＤＳＷ ［１０〕」ま
でをそれぞれ“１”に設定することになる。
このようにしてデータ記憶装置１３に対するセット部２
１の書き込みが終了したら、プログラム格納部１６は通
常の処理を行うことになる。ただし、プログラムの実行
に伴って判断部２２の機能が実現される箇所ではデータ
記憶装置１３に記憶されたデータを読み込んでダンプの
要否が判断される。
１の書き込みが終了したら、プログラム格納部１６は通
常の処理を行うことになる。ただし、プログラムの実行
に伴って判断部２２の機能が実現される箇所ではデータ
記憶装置１３に記憶されたデータを読み込んでダンプの
要否が判断される。
例えば、第２図で示した判断部２２を構成するステップ
■の箇所に到達すると、内部変数ｒＤｓＷ （１）Ｊが
“１”であるかどうかの判断が行われる。そして、これ
が“ｌ”の場合には（Ｙ）、ダンプ部２３を構成するス
テップ■に移行し、「テーブル“１”」のダンプ処理が
行われる。そして、その後は新たに判断部２２に到達す
るまで通常の処理を行うことになる。これに対して、ス
テップ■で“１″でなかった場合には（Ｎ）、ダンプ処
理を行う必要がないので、新たに判断部２２に到達する
まで通常の処理を継続する。
■の箇所に到達すると、内部変数ｒＤｓＷ （１）Ｊが
“１”であるかどうかの判断が行われる。そして、これ
が“ｌ”の場合には（Ｙ）、ダンプ部２３を構成するス
テップ■に移行し、「テーブル“１”」のダンプ処理が
行われる。そして、その後は新たに判断部２２に到達す
るまで通常の処理を行うことになる。これに対して、ス
テップ■で“１″でなかった場合には（Ｎ）、ダンプ処
理を行う必要がないので、新たに判断部２２に到達する
まで通常の処理を継続する。
通常の処理が進行し、その結果として第２図のステップ
■またはステップ■等の箇所に到達すれば、同様に内部
変数ｒＤＳＷ Ｃ１）Ｊまたは［ＤＳＷ［、ｎ］」等に
ついてそれらが“１″であるかどうかの判断が行われる
ことになる。そして、これらが１″であった場合には（
Ｙ）、対応するステップ■または■で「テーブル゛】”
」または「テーブル゛ｎ”」についてのダンプ処理が行
われることになる。
■またはステップ■等の箇所に到達すれば、同様に内部
変数ｒＤＳＷ Ｃ１）Ｊまたは［ＤＳＷ［、ｎ］」等に
ついてそれらが“１″であるかどうかの判断が行われる
ことになる。そして、これらが１″であった場合には（
Ｙ）、対応するステップ■または■で「テーブル゛】”
」または「テーブル゛ｎ”」についてのダンプ処理が行
われることになる。
以上説明したように本発明では、判断部の判断によって
任意のデータをダンプすることができるので、セット部
にダンプを行う旨のデータを入力しなければプログラム
に通常の動作を行わせることができる。したがって、こ
れまでのようにデータダンプ部を組み込んでプログラム
の再構築を行う必要がなくなり、再構築に伴う時間のロ
スや、再構築によるプログラム構造の変更による動作変
更がなくなり、プログラムのミスを短時間で探し出すこ
とができる。また、プログラムの再構成に伴う人為的な
ミスの発生も回避することができる０ という効果もある。
任意のデータをダンプすることができるので、セット部
にダンプを行う旨のデータを入力しなければプログラム
に通常の動作を行わせることができる。したがって、こ
れまでのようにデータダンプ部を組み込んでプログラム
の再構築を行う必要がなくなり、再構築に伴う時間のロ
スや、再構築によるプログラム構造の変更による動作変
更がなくなり、プログラムのミスを短時間で探し出すこ
とができる。また、プログラムの再構成に伴う人為的な
ミスの発生も回避することができる０ という効果もある。
図面は本発明の一実施例を説明するためのもので、この
うち第１図はデータダンプ制御システムの構成を示すシ
ステム構成図、第２図はプログラム格納部のプログラム
の要部を示す流れ図、第３図は制御データの例を示す説
明図である。 １１・・・・・・入出力装置、１２・・・・・・演算処
理装置、１３・・・・・・データ記憶装置、１５・・・
・・・ｃｐｕ。 １６・・・・・・プログラム格納部、 ２１・・・・・・セット部、２２・・・・・・判断部、
２３・・・・・・ダンプ部。
うち第１図はデータダンプ制御システムの構成を示すシ
ステム構成図、第２図はプログラム格納部のプログラム
の要部を示す流れ図、第３図は制御データの例を示す説
明図である。 １１・・・・・・入出力装置、１２・・・・・・演算処
理装置、１３・・・・・・データ記憶装置、１５・・・
・・・ｃｐｕ。 １６・・・・・・プログラム格納部、 ２１・・・・・・セット部、２２・・・・・・判断部、
２３・・・・・・ダンプ部。
Claims (1)
- 【特許請求の範囲】 １、データおよびコマンドの入出力を行う入出力装置と
、 データの記憶および読み出しが可能なデータ記憶装置と
、 プログラムの実行過程で前記入出力装置から入力された
データを解析して前記データ記憶装置に記憶するセット
部と、 このセット部によって前記データ記憶装置に記憶された
データを読み込んでダンプの要否を判断する判断部と、 この判断部がダンプを必要と判断したとき前記プログラ
ム内の該当する箇所のデータをダンプして前記入出力装
置に出力するダンプ部 とを具備することを特徴とするデータダンプ制御システ
ム。 ２、データおよびコマンドの入出力を行う入出力装置と
、 データの記憶および読み出しが可能なデータ記憶装置と
、 プログラムの実行過程で前記入出力装置から入力された
データを解析して前記データ記憶装置に記憶するセット
部と、このセット部によって前記データ記憶装置に記憶
されたデータを読み込んでダンプの要否を判断する判断
部と、この判断部がダンプを必要と判断したとき前記プ
ログラム内の該当する箇所のデータをダンプして前記入
出力装置に出力するダンプ部とを備え、前記入出力装置
およびデータ記憶装置から入力された前記データに対す
る演算処理を行う演算処理部と、 この演算処理部の処理結果を前記入出力装置またはデー
タ記憶装置に出力する出力部 とを具備することを特徴とするデータダンプ制御システ
ム。 ３、前記セット部、判断部およびダンプ部がそれぞれ前
記プログラムの一部として構成されていることを特徴と
する請求項２記載のデータダンプ制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1297286A JPH03158940A (ja) | 1989-11-17 | 1989-11-17 | データダンプ制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1297286A JPH03158940A (ja) | 1989-11-17 | 1989-11-17 | データダンプ制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03158940A true JPH03158940A (ja) | 1991-07-08 |
Family
ID=17844552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1297286A Pending JPH03158940A (ja) | 1989-11-17 | 1989-11-17 | データダンプ制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03158940A (ja) |
-
1989
- 1989-11-17 JP JP1297286A patent/JPH03158940A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62102386A (ja) | Ｉｃカ−ド | |
| JP3143330B2 (ja) | プログラマブルコントローラ | |
| JPH03158940A (ja) | データダンプ制御システム | |
| JPS59114602A (ja) | プログラマブルコントロ−ラ | |
| JPS60168206A (ja) | 数値制御装置 | |
| JP3181956B2 (ja) | 図形データ格納方法および装置 | |
| JP3503531B2 (ja) | オンラインリアルタイム処理システム及び該システムにおける副ロードモジュール置換方法 | |
| JPS6348698A (ja) | メモリ格納制御装置 | |
| JPH01244502A (ja) | Ｐｃのプログラム表示方式 | |
| JPS62171048A (ja) | メモリダンプ制御装置 | |
| JPH03113562A (ja) | 小型産業用コンピュータ | |
| JPS63276629A (ja) | ファイル内レコ−ドのソ−ト方式 | |
| JPS6041133A (ja) | 制御プログラム修正方式 | |
| JPS63300321A (ja) | ソフトウェアメンテナンス方式 | |
| JPH1196040A (ja) | プロセス実行システムおよび記録媒体 | |
| JPH01201728A (ja) | プログラム修正方式 | |
| JPH0695710A (ja) | プログラマブルコントローラのシーケンスプログラムの変更方法 | |
| JPH01270154A (ja) | ファイル変換装置 | |
| JPS5854416A (ja) | コンピユ−タの運転方法 | |
| JPH113103A (ja) | プログラマブルコントローラと該プログラマブルコントローラを有する自動制御装置 | |
| JPH0228808A (ja) | プログラマブルコントローラ | |
| JPH01191238A (ja) | メモリダンプ方式 | |
| JPH0454548A (ja) | 計算機システムのメモリチエック方式 | |
| JPS63201741A (ja) | ダンプ情報編集出力方式 | |
| JPH0245823A (ja) | 印字方式 |