JPS62211747A - システム異常時のメモリダンプ方式 - Google Patents
システム異常時のメモリダンプ方式Info
- Publication number
- JPS62211747A JPS62211747A JP61055664A JP5566486A JPS62211747A JP S62211747 A JPS62211747 A JP S62211747A JP 61055664 A JP61055664 A JP 61055664A JP 5566486 A JP5566486 A JP 5566486A JP S62211747 A JPS62211747 A JP S62211747A
- Authority
- JP
- Japan
- Prior art keywords
- area
- memory
- information
- memory information
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、システム異常時にメモリの内容をダンプする
方式に関する。
方式に関する。
従来、この種のメモリダンプ方式は、メモリ分の領域を
記憶装置内に予め確保し、そこにメモリ情報のダンプを
行なう方式、または磁気テープなどに出力する方式とに
なっていた。
記憶装置内に予め確保し、そこにメモリ情報のダンプを
行なう方式、または磁気テープなどに出力する方式とに
なっていた。
上述した従来のメモリダンプ方式のうち前者は、メモリ
分の領域を記憶装置内に予め確保しなければならず、後
者は、磁気テープなどに出力することによって人手がか
かってしまうという欠点がある。
分の領域を記憶装置内に予め確保しなければならず、後
者は、磁気テープなどに出力することによって人手がか
かってしまうという欠点がある。
Ｃ問題点を解決するための手段〕
本発明のシステム異常時のメモリダンプ方式は、システ
ム異常時におけるメモリダンプ出力先を示す情報格納域
にスワップ領域の先頭から再起動時に最低必要なサイズ
分ずらしたアドレス情報を格納する格納手段と、システ
ム異常時に前記メモリダンプ出力先を示す情報格納域の
情報によりメモリダンプを行なう出力手段を有する。
ム異常時におけるメモリダンプ出力先を示す情報格納域
にスワップ領域の先頭から再起動時に最低必要なサイズ
分ずらしたアドレス情報を格納する格納手段と、システ
ム異常時に前記メモリダンプ出力先を示す情報格納域の
情報によりメモリダンプを行なう出力手段を有する。
このように、メモリ情報をスワップ領域の一部にダンプ
することにより、あらかじめメモリ情報をダンプするた
めだけの領域を確保しておく必要がなく、磁気テープな
どに出力するという手間をなくしうる。
することにより、あらかじめメモリ情報をダンプするた
めだけの領域を確保しておく必要がなく、磁気テープな
どに出力するという手間をなくしうる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のシステム異常時のメモリダンプ方式の
一実施例を示す図、第２図はメモリ情報用刃先指示情報
格納域５への格納手段３での処理を説明する流れ図、第
３図はメモリダンプを行なう手段８，７の処理を説明す
る流れ図である。
一実施例を示す図、第２図はメモリ情報用刃先指示情報
格納域５への格納手段３での処理を説明する流れ図、第
３図はメモリダンプを行なう手段８，７の処理を説明す
る流れ図である。
本実施例は、第１図に示すように人的操作１００、情報
処理装置２００、実メモリ３００および外部記憶装置４
００とから構成される。情報処理装置２００は、指示入
力手段４とメモリ情報用刃先指示情報格納域５を有する
メモリ情報出力先指示格納手段３、メモリ情報読出し部
６およびメモリ情報出力手段７とを有する。
処理装置２００、実メモリ３００および外部記憶装置４
００とから構成される。情報処理装置２００は、指示入
力手段４とメモリ情報用刃先指示情報格納域５を有する
メモリ情報出力先指示格納手段３、メモリ情報読出し部
６およびメモリ情報出力手段７とを有する。
次に、本実施例の動作について第１図〜第３図を参照し
て説明する。
て説明する。
あるシステムにおいてあらかじめ人的操作１００によっ
てスワップ領域８の先頭から再起動時に最低必要なサイ
ズ分ずらしたアドレス情報を入力しておく、そしてシス
テム異常が発生した時に、その入力を第２図に示すよう
に指示入力手段４により入力しく処理２１）と、受けた
入力情報をメモリ情報出力先指示情、報゛格納域５にセ
ットする（処理２２）０次に、メモリ情報読出し部６で
システム異常時のメモリ情報を読出しメモリ情報出力手
段７で出力をする。これは、第３図に示すようにメモリ
情報用刃先指示情報格納域５を参照する（処理３１）の
であるが、ここにはすでにメモリ情報出力先指示格納手
段３でスワップ領域８の先頭から再起動時に最低必要な
サイズ分ずらしたアドレス情報がセットされているため
に、メモリ情報出力（処理３２）を実行すると、スワッ
プ領域８の中のメモリダンプ領域９に出力されることに
なる。
てスワップ領域８の先頭から再起動時に最低必要なサイ
ズ分ずらしたアドレス情報を入力しておく、そしてシス
テム異常が発生した時に、その入力を第２図に示すよう
に指示入力手段４により入力しく処理２１）と、受けた
入力情報をメモリ情報出力先指示情、報゛格納域５にセ
ットする（処理２２）０次に、メモリ情報読出し部６で
システム異常時のメモリ情報を読出しメモリ情報出力手
段７で出力をする。これは、第３図に示すようにメモリ
情報用刃先指示情報格納域５を参照する（処理３１）の
であるが、ここにはすでにメモリ情報出力先指示格納手
段３でスワップ領域８の先頭から再起動時に最低必要な
サイズ分ずらしたアドレス情報がセットされているため
に、メモリ情報出力（処理３２）を実行すると、スワッ
プ領域８の中のメモリダンプ領域９に出力されることに
なる。
以上説明したように本発明は、メモリ情報をスワップ領
域の一部にダンプすることにより、あらかじめメモリ情
報をダンプするためだけの領域を確保しておく必要がな
く、磁気テープなどに出力するという手間をなくしうる
という効果がある。
域の一部にダンプすることにより、あらかじめメモリ情
報をダンプするためだけの領域を確保しておく必要がな
く、磁気テープなどに出力するという手間をなくしうる
という効果がある。
第１図は本発明のシステム異常時のメモリダンプ方式の
一実施例を示す図、第２図はメモリ情報用刃先指示情報
格納域５への格納手段３での処理を説明する流れ図、第
３図は、メモリダンプを行なう手段６，７の処理を説明
する流れ図である。 １・・・・・・ＣＲＴ、 ２・・・・・・キー
ボード、３・・・・・・メモリ情報出力先指示格納手段
、４・・・・・・指示入力手段、 ５・・・・・・メモリ情報用刃先指示情報格納域、６・
・・・・・メモリ情報読出し部、 ７・・・・・・メモリ情報出力手段、 ８・・・・・・スワップ領域、 ９・・・・・・メモリダンプ領域。 第２図 第３図
一実施例を示す図、第２図はメモリ情報用刃先指示情報
格納域５への格納手段３での処理を説明する流れ図、第
３図は、メモリダンプを行なう手段６，７の処理を説明
する流れ図である。 １・・・・・・ＣＲＴ、 ２・・・・・・キー
ボード、３・・・・・・メモリ情報出力先指示格納手段
、４・・・・・・指示入力手段、 ５・・・・・・メモリ情報用刃先指示情報格納域、６・
・・・・・メモリ情報読出し部、 ７・・・・・・メモリ情報出力手段、 ８・・・・・・スワップ領域、 ９・・・・・・メモリダンプ領域。 第２図 第３図
Claims (1)
- システム異常時におけるメモリダンプ出力先を示す情報
格納域にスワップ領域の先頭から再起動時に最低必要な
サイズ分ずらしたアドレス情報を格納する格納手段と、
システム異常時に前記メモリダンプ出力先を示す情報格
納域の情報によりメモリダンプを行なう出力手段とを有
するシステム異常時のメモリダンプ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61055664A JPS62211747A (ja) | 1986-03-12 | 1986-03-12 | システム異常時のメモリダンプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61055664A JPS62211747A (ja) | 1986-03-12 | 1986-03-12 | システム異常時のメモリダンプ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62211747A true JPS62211747A (ja) | 1987-09-17 |
Family
ID=13005118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61055664A Pending JPS62211747A (ja) | 1986-03-12 | 1986-03-12 | システム異常時のメモリダンプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62211747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0212538A (ja) * | 1988-06-30 | 1990-01-17 | Nec Corp | 自動メモリダンプ方式 |
| JP2015108998A (ja) * | 2013-12-05 | 2015-06-11 | 富士通株式会社 | 情報処理装置、情報処理方法、及び情報処理プログラム |
-
1986
- 1986-03-12 JP JP61055664A patent/JPS62211747A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0212538A (ja) * | 1988-06-30 | 1990-01-17 | Nec Corp | 自動メモリダンプ方式 |
| JP2015108998A (ja) * | 2013-12-05 | 2015-06-11 | 富士通株式会社 | 情報処理装置、情報処理方法、及び情報処理プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943911A (en) | System for loading initial program loader routine into secondary computer without bootstrap ROM | |
| JPS62211747A (ja) | システム異常時のメモリダンプ方式 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPS6285347A (ja) | 情報処理装置 | |
| JPH03255547A (ja) | メモリダンプ出力方式 | |
| JPS63201740A (ja) | サ−ビスプロセツサのデ−タ編集方式 | |
| JPS5922147A (ja) | 再試行処理のチエツク方式 | |
| JPS59165107A (ja) | プログラム表示機能を備えた数値制御装置 | |
| JP3079825B2 (ja) | 電子計算機装置 | |
| JPS6180426A (ja) | システム編集処理方式 | |
| JPS6014363A (ja) | 入力プログラムテキストの自動保存方式 | |
| JPH0520137A (ja) | 高速デ−タダンプ方法 | |
| JPS62204321A (ja) | プログラムの再起動方式 | |
| JPH0498528A (ja) | 言語処理系プログラムの入力方式 | |
| JPS62171048A (ja) | メモリダンプ制御装置 | |
| JPH05113901A (ja) | トレーサ制御方式 | |
| JPH07210428A (ja) | メモリダンプ採取方式 | |
| JPH02128219A (ja) | システム定義情報を使用したシステム生成方式 | |
| JPH09167092A (ja) | メモリ装置 | |
| JPH0319025A (ja) | ジョブ起動方式 | |
| JPH0497444A (ja) | 情報処理装置の保守診断装置 | |
| JPS63146139A (ja) | メモリダンプ方式 | |
| JPH07147599A (ja) | データ伝送装置 | |
| JPH01112422A (ja) | システム構成認識方式 | |
| JPS6368919A (ja) | 計算機システム高速立ち上げ処理方式 |